你是用VHDL还是用Verilog HDL？

暗魔邪神虎 · 发表于 2021-1-9 23:52:17

verilog开发更快更自由，适合入门

zxyglx · 发表于 2021-1-14 16:05:38

工作中verilog用的多

dennisi123 · 发表于 2021-1-25 10:38:02

verilog和VHDL都用过，现在主要是用verilog，感觉VHDL更严谨，对某些特定行业更适合些

sgt · 发表于 2021-2-18 15:11:53

:):):)

leonlei · 发表于 2021-2-20 10:01:28

verilog开发更快更自由，适合入门

tinybluebottle · 发表于 2021-2-21 10:30:37

verilog

超高校级的海绵 · 发表于 2021-4-2 11:15:22

现在工作中基本就是verilog了，大学里用vhdl会比较多

soldierwuhan · 发表于 2021-4-29 01:09:18

谢谢分享

xiezg · 发表于 2021-5-19 14:52:01

目前只会verilog

leolew · 发表于 2021-6-17 15:15:51

verilog明显多啊

[统计] 你是用VHDL还是用Verilog HDL？