在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2022-11-28 09:46:31 | 显示全部楼层
我现在用的是systemverilog
发表于 2022-12-21 22:13:34 | 显示全部楼层
kkkkkkkkkkkk
发表于 2023-1-16 15:36:07 | 显示全部楼层

我觉得VERILOG好上手
发表于 2023-2-6 08:28:16 | 显示全部楼层
a, Thanks
发表于 2023-2-21 19:40:22 | 显示全部楼层
verilog
发表于 2023-2-21 20:53:36 | 显示全部楼层
主流啊
发表于 2023-6-7 00:06:56 | 显示全部楼层
verilog + systemverilog
发表于 2023-6-12 19:22:53 | 显示全部楼层
VHDL yyds
发表于 2023-7-5 19:55:12 | 显示全部楼层
verilog+system_verilog,这些语言应该会向更抽象的上层发展。
发表于 2023-8-4 23:39:10 | 显示全部楼层
目前开始用VHDL了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 19:47 , Processed in 0.028901 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表