数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 19 |主题: 31294|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 861 862 863 864865866 867 868 ... 895 / 895 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


问：VHDL和Vverlog可不可以混合编程	showting 2004-7-31	12841	老扁 2004-7-31 13:42
DDR sdram reference voltage疑问	dragonyoo 2004-7-12	22905	jessesung 2004-7-30 14:27
请教	IC设计 2004-7-30	11779	老扁 2004-7-30 10:50
版主请教	hypee 2004-7-29	32555	hypee 2004-7-29 17:27
ModelSim 5.8SE B	szjung 2004-7-29	02429	szjung 2004-7-29 11:08
版主,求救	hypee 2004-7-27	32277	hypee 2004-7-28 14:56
关于gclk2一问，请大家帮忙看看？	hengzhang108 2004-7-26	42942	greenpine 2004-7-28 09:17
原理圖 BUS 沖突請各位大蝦救命	ZENGSHAOQUN 2004-7-27	63220	bravelu 2004-7-27 16:54
上升沿触发后，延时输出能否实现？	markertang 2004-7-26	53861	bravelu 2004-7-27 15:27
使用altera pci ip core的问题	greenpine 2004-5-26	42993	outcastman 2004-7-26 22:40
设计pcmcia底板的一个新问题，请斑竹赐教。	Heisen 2003-7-18	82949	outcastman 2004-7-26 22:28
cpld的一些引脚在pcb中怎么处理？？？	showting 2004-7-26	22641	showting 2004-7-26 20:12
用verilog写一个时序图	lotusczy 2004-7-26	04723	lotusczy 2004-7-26 16:54
synplicity license 7.3.3	ghfly 2004-7-26	03231	ghfly 2004-7-26 13:06
关于MII口的问题 (无内容)	洋洋 2004-7-25	12144	洋洋 2004-7-25 18:16
请教前辈有关ＤＣ问题！	yilan77 2004-7-11	32599	hitlzh 2004-7-24 11:23
求助，编译报错	wubian 2004-7-22	13292	hitlzh 2004-7-24 10:35
maxplus II仿真问题	angela 2004-7-22	32115	NEOEDI 2004-7-23 21:17
楼主万岁	shb9691 2004-7-23	12320	yuzhicai 2004-7-23 17:40
xilinx的的FPGA大伙知道价格吗?	yybinliu 2003-12-11	33211	liuiang 2004-7-22 16:52
分享FTP空间 ...2	mckmck 2004-4-28	194444	jackzhang 2004-7-22 12:24
再次请教　dc 问题	yilan77 2004-7-22	02342	yilan77 2004-7-22 11:27
DSP与FPGA接口问题？	willing 2004-6-30	42852	jadyjerry 2004-7-22 10:08
有用foundation3.1和modelsim的么？	danguo 2004-7-19	32757	atuhappy 2004-7-21 14:30
请教ｄｃ问题　请帮帮我	yilan77 2004-7-20	52888	yilan77 2004-7-21 12:12
我现在已经实现了一个计时单元，但是我想把输入信号延时“计时单元所计的时间”	yourazhe 2004-7-21	12558	bravelu 2004-7-21 10:34
主板debug卡	blackice00 2004-7-17	22633	blackice00 2004-7-20 14:21
如何实现一个延时电路（VHDL）？？？？	yourazhe 2004-7-19	02246	yourazhe 2004-7-19 09:16
SDRAM 控制的刷新问题和锁相环问题	ppx520 2004-7-17	12489	jamyce 2004-7-19 08:41
斑竹请帮我看看这个程序，在综合时提示错误！！！！	yourazhe 2004-7-17	33015	bravelu 2004-7-18 19:51
Verilog中任务的调用 ...2	prguo 2003-11-19	108388	jsbv 2004-7-18 01:22
这个循环语句错在什么地方？？？？？？？？？？？？？	yourazhe 2004-7-15	17227	zigzag 2004-7-16 22:02
FSM问题	jamyce 2004-4-22	73131	yuzhicai 2004-7-16 21:59
怎样把dc综合出来的错误信息导入一个文件呢？	yuzhicai 2004-7-16	21790	yuzhicai 2004-7-16 21:55
如何在FPGA中嵌入可以跑linux的CPU核	740625 2004-7-15	12410	jackzhang 2004-7-15 15:52

1 ... 861 862 863 864865866 867 868 ... 895 / 895 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 19 |主题: 31294|排名: 8

快速发帖

浏览过的版块

站长推荐 /1