在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[讨论]两个进程共用一组输出的寄存器? brotherjam 2004-6-14 82745 brotherjam 2004-6-18 22:23
[求助]急盼大虾帮助! pankopopo 2004-4-23 22304 celestial 2004-6-18 22:09
[菜鸟求助]三态节点在 AHDL 中怎么定义啊? (无内容) 灵犀 2004-6-17 72738 lijr2001 2004-6-18 14:30
做过DDR控制的大虾请看过来......  ...2 jamyce 2004-6-18 114218 atuhappy 2004-6-18 14:18
[求助]task块内的赋值是不是阻塞的? brotherjam 2004-6-15 33391 kingmemory 2004-6-18 09:10
初次来到这里,希望和大家交个朋友 alivefree 2004-6-17 12327 jackzhang 2004-6-18 09:00
应用modelsim仿真! snowyd 2004-6-18 11884 iamchine 2004-6-18 07:51
cache的random替换如何实现 kingmemory 2004-4-12 12731 chadwickbi 2004-6-17 16:46
写CPLD时提示boundary-scan有错,啥原因呢? yourazhe 2004-6-17 26128 yourazhe 2004-6-17 15:03
CPLD的一些引脚如何接地? yourazhe 2004-6-16 53840 hiker 2004-6-17 13:11
高手请进:请教几个有关synopsys综合的问题 microww 2004-6-15 32409 iamchine 2004-6-17 11:39
【新手求助】GAL16V8D-15LP可以复制吗? hopi50 2004-2-3 45778 chenxisz 2004-6-16 21:57
请问cpld温度的问题 zhoujj 2004-6-16 42837 zhoujj 2004-6-16 17:13
foundation下载程序无法建立连接的可能原因! yourazhe 2004-6-16 02657 yourazhe 2004-6-16 09:10
太奇怪啦!!不可能!!  ...2 ZLS 2004-6-10 183504 ZLS 2004-6-16 08:29
FPGA/ASIC设定约束条件的使用  ...2 lizhen7799 2003-9-21 114714 microww 2004-6-15 18:08
有关quartusii4.0 一问 wys198196 2004-6-15 12176 atuhappy 2004-6-15 11:30
[求助]看看我的文件开始,问题在哪里? brotherjam 2004-6-14 42445 brotherjam 2004-6-14 22:34
请教一个具体问题 方只刚 2004-6-14 02111 方只刚 2004-6-14 20:13
[求助]verilog中对寄存器组赋值! brotherjam 2004-6-12 35596 brotherjam 2004-6-14 00:06
好消息通知搞DSP的兄弟们! yewe 2004-6-12 02085 yewe 2004-6-12 19:16
恳请各位英雄救命!!!!!!!!! 豆豆 2004-6-11 11832 atuhappy 2004-6-11 20:57
各位同行,有兴趣的一起加入 microww 2004-6-11 13937 microww 2004-6-11 18:00
调试系统时发现一个奇怪的问题,请教各位,期望各位支支招 清河 2004-6-4 34457 740625 2004-6-10 23:01
pipeline??? yn800323 2004-6-9 32049 740625 2004-6-10 17:02
[求助]CPLD配置问题 Morphus 2004-6-10 12431 atuhappy 2004-6-10 11:38
CPLD内部的宏单元、功能块之间的关系??? yourazhe 2004-6-9 26626 bravelu 2004-6-9 21:48
好象听说清华要出版一本翻译的DC的书,请问谁知道出了没有? 740625 2004-6-8 12493 hpsun 2004-6-8 18:34
简单的记数器,但是不稳定,为何???求助 ZLS 2004-6-8 37537 bravelu 2004-6-8 16:31
[求助]模块和仿真模块在仿真时的波形区别。 brotherjam 2004-6-6 72637 brotherjam 2004-6-8 15:36
[求助]看看这句赋值为什么不可以?(verilog)  ...2 brotherjam 2004-5-17 174670 brotherjam 2004-6-7 22:28
[讨论]有没有人遇到过仿真波形和上硬件调试不一致的情况 zxw 2004-6-6 22357 一声叹息 2004-6-7 10:58
关于VHDL程序包请教 lyu 2004-6-6 14289 老扁 2004-6-7 09:28
谁有system generator!! snowyd 2004-6-7 01833 snowyd 2004-6-7 02:44
在VHDL编程中如何不设置敏感信号而使输入信号的上升沿和下降沿都能进行事件处理??? electronics 2004-6-6 14674 老扁 2004-6-6 18:38
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-17 01:15 , Processed in 0.088068 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块