关于AHB总线verilog代码实现（design篇）

眼角余光 · 发表于 2014-6-17 22:36:56

顶一下

wzy0108 · 发表于 2014-6-18 14:57:25

谢谢！，学习了

xiaolisheng · 发表于 2014-6-21 21:03:48

建议写个设计文档，贴个代码在这里实际上对大家帮助不大的。通过代码揣摩别人的思想太痛苦了！

hbhbts · 发表于 2014-6-22 19:09:44

回复 24# xiaolisheng

好的！
后续，有时间会有完整的release出来

gasont · 发表于 2014-7-2 15:39:53

赞一个

liuguoxu2080 · 发表于 2014-7-3 09:14:03

好经验感谢分享

飞扬紫百合 · 发表于 2014-7-3 13:42:31

这坨东西的核心就是arbiter了，这个做好的，迅速搞一个SOC系统就没太大问题了

kubilago · 发表于 2014-7-3 14:31:12

很不錯耶! 不過驗證很麻煩, 我搞了很久

harry_hust · 发表于 2014-7-4 00:06:22

感谢分享，目前正在学习verification，对我很有帮助

1033179387 · 发表于 2014-7-6 13:53:44

首先感谢分享，但是想问问代码在哪找？

[原创] 关于AHB总线verilog代码实现（design篇）