今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？

l6557088

最主要的是效率问题，这个效率会极其低下，因为经常漏采样，导致虚空虚满的时间特别长，function肯定没问题，说timing有问题的可以复习基本功了

murphy522

华为面试官老壳子是不是有问题，实际应用中不应该出现如此离谱的应用。

Ayala058

mark～～～　　学习了～～～

zjq125478

我有个疑问，有没有可能出现以下情况，就是写时钟域下采样到w_inc有效，把写数据写到RAM(或者寄存器)里，同时写指针更新，如果读时钟比写时钟快非常多，写指针同步到读时钟域时，写时钟的RAM写数据还没有全部稳定，结果读时钟域的empty信号根据读指针与同步过来的写指针拉低了，外部模块看到empty拉低发起读操作，但是RAM里写数据还没稳定，这时候读数据不就会出错吗？
波形图如下：

图中a-b为ram/reg数据未稳定，这时候读不就有问题了吗，不知道我问题描述是不是有问题，希望大家指导下