手机号码,快捷登录
找回密码
登录 注册
lxq124lxq 发表于 2017-8-17 15:12 这是Xilinx FIFO core文档中的描述:
举报
xkxxxxzzz 发表于 2022-7-31 12:28 比较简单的异步fifo设计就是以地址位宽+1作为指针,然后将指针变为格雷码后跨时钟域后判断空满,满标志为最 ...
SimonZhamg 发表于 2019-5-18 00:16 1. 首先,关于AFIFO的问题,确实,最起码可以考察出初级/资深 ASIC designer的区别。但是再往高,考察AFIFO ...
国际米兰 发表于 2021-9-5 21:17 快时钟的格雷码确实可能发生了多bit的改变。但是这些多bit是不同的时刻变化的 对于慢时钟采集的那个沿的 ...
zhangxuTHU 发表于 2022-8-17 22:55 假设快时钟域的地址从1到5,而慢时钟的时钟沿只采集到1和5,则对于慢时钟域的器件来说,不就是同时发生了 ...
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-3-4 21:18 , Processed in 0.026258 second(s), 7 queries , Gzip On, Redis On.