设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (154) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30736|排名: 10 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告 公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2024-12-24    
全局置顶 隐藏置顶帖 关注奖励200信元！“半导体创芯网” 微信公众号 attach_img  ...23456..11 创芯讲堂运营 2024-10-14 1099144 yanshisunshine 前天 13:40
全局置顶 隐藏置顶帖 下载奖励300信元！片上网络 (NoC) 互连和末级缓存 IP 如何优化 SoC 设计 attach_img  ...23456..11 论坛管理员-1 2024-11-18 1006600 xudeqiang 昨天 20:18
全局置顶 隐藏置顶帖 下载奖励300信元！忆阻器/类脑芯片/自旋电子学-技术PDF+视频 attach_img  ...23456..8 论坛管理员-1 2024-9-26 799688 MMMMMCCCCC 前天 16:44
全局置顶 隐藏置顶帖 百万元器件搜索大全  ...2 jackzhang 2024-6-3 1911738 hmz704271750 2024-11-27 18:05
全局置顶 隐藏置顶帖 试用申请：想使用华大九天开专门的PyAether试用区的，快来排队预约吧 attach_img PyAether玩家 4 天前 0122 PyAether玩家 3 天前
      
Yuki_IC2024-12-14431Yuki_IC2024-12-2 17:14
投票 [统计] 你是用VHDL还是用Verilog HDL？  ...23456..89 buley 2011-9-8 885212822 叨叨江湖 2024-12-14 11:10
[原创] cadence IUS9.2 ncverilog安装方法，环境设置，原创。 attach_img  ...23456..87 lsqswl 2011-12-4 860181818 colindeng 2024-9-19 12:43
[原创] 工作10年的工程师的心得 digest  ...23456..60 dodoee 2009-11-12 598131880 EEbits 2024-8-20 13:52
[原创] 个人写的DDR3的工作原理，欢迎大家拍砖！ attach_img digest  ...23456..47 dzplay 2015-5-23 463139010 542002990 2024-6-6 07:52
[原创] 两个剧牛的数字电路——异步时钟切换和倍频 attachment digest  ...23456..35 wice3 2007-1-25 344145962 lazawei 2023-10-26 15:39
[资料] Verilog超详细教程 attachment  ...23456..34 zxopenwgb 2016-9-18 33879450 wangjunzl 2024-12-13 22:51
[原创] 明德扬资料大赠送----笔试面试必看FPGA视频  ...23456..33 mdykj33 2016-2-16 32938583 老姚1992 2017-2-20 20:29
[原创] IC前端设计絮论 attachment digest  ...23456..33 jackertja 2011-5-3 324111170 lmc15063013 2023-4-4 20:03
[原创] low power RTL 设计优化 attach_img digest  ...23456..32 yaya126 2017-9-9 319136115 nomercy 7 天前
[资料] Vivado使用误区与进阶 PDF attachment digest  ...23456..30 zhouph 2016-8-3 29788965 qwe9991 2023-12-19 20:23
[原创] 数字典型电路知识结构地图，请大家参考，也希望积极补充！ attach_img digest agree  ...23456..30 rosshardware 2018-9-4 297131163 Nouins 2024-11-14 13:43
[原创] 数字集成电路设计，我的梦 digest agree  ...23456..28 aidepei 2008-12-3 278121062 cq20 2021-12-2 21:31
[资料] Synplify Pro User Guide 用户手册 2019.03 attachment  ...23456..28 尐翟 2020-9-8 27845790 jiangbenfu 2024-12-7 10:39
[原创] ip交流  ...23456..27 Beninggg 2023-8-7 26712319 Beninggg 2024-12-17 19:50
[资料] AXI3 AXI4 protocol巨详细分析，有助于准确理解协议 attachment  ...23456..27 masaka_xlw 2016-9-14 26166818 飞翔97 昨天 20:45
投票 [求助] 该学哪门语言？SystemVerilog VS SystemC  ...23456..26 albe2t 2011-11-22 258137935 download_n 2024-12-17 17:47
投票 [调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？  ...23456..25 hongbutiao 2012-11-27 249111994 kl_upc 2024-11-15 11:52
[原创] 特权同学倾情奉献9G海量FPGA学习资料  ...23456..25 rousong1989 2014-7-17 24368351 freedomchen 2022-8-11 10:23
[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】 attachment digest agree  ...23456..24 Timme 2012-8-10 239123045 芯星 2021-6-7 20:26
VHDL for MPEG4  ...23456..24 cdcll 2004-3-24 23766019 daheiguo 2017-7-11 22:39
[原创] 大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问 attach_img  ...23456..23 weijiaming 2014-3-31 22971437 heidong123 2022-2-26 11:40
[原创] 中国高科技行业现状 digest agree  ...23456..23 dodoee 2011-1-26 22797600 gavin99 2024-12-13 09:17
[资料] Verilog数字VLSI设计教程 PDF+verilog源码 attach_img  ...23456..23 megaic 2016-4-22 22463023 hclin 2024-12-10 01:27
[资料] Verilog代码，包含IIC，VGA，sram，smi接口等 attachment  ...23456..22 qjx10999 2016-8-25 21858856 igolaps 2024-12-10 02:29
[资料] soc设计流程详细指导书，包括VCS 、ICC、DC。 attachment  ...23456..22 nwpuwangxf 2015-10-26 21447939 wangzzhe 2024-3-1 11:03
nvidia面试归来  ...23456..22 bressanon 2006-10-20 21265276 yariyari 2014-12-15 20:32
[原创] 数字IC工程师的技能树 digest agree  ...23456..22 arthur_wang_orz 2012-2-3 212102090 wufeng233 2024-7-24 11:02
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题 attach_img  ...23456..21 RainskyXiang 2010-9-17 209115617 苍天有井自来空 2024-8-6 22:34
斑竹编写的PCI Slave 源代码 attachment  ...23456..20 jackzhang 2003-8-4 19742637 yu111yu111 2009-9-22 00:15
[原创] nvme ip RTL源码  ...23456..20 1014003606 2018-3-8 19641525 maicheal 2024-7-21 11:51
VHDL还有前途吗？  ...23456..20 hudie2002 2007-10-28 19142728 szq187 2016-2-25 16:29
[原创] 关于AHB总线verilog代码实现（design篇） attachment digest  ...23456..20 hbhbts 2013-12-5 191101452 ych634227759 2024-9-27 14:56
Synopsys已经宣布了SystemC是末路黄花  ...23456..19 老扁 2004-4-8 18966194 wqd008 2023-12-4 17:00
[原创] 基于FPGA之低速协议设计实验手稿及源码 attachment digest  ...23456..19 qinzhanao 2015-8-5 18977819 苦学僧 2022-8-25 17:29
[原创] 用FPGA实现简单的UDP/IP通信 digest agree  ...23456..19 dogbear2245 2017-1-16 18179909 zxr789 2024-4-15 22:30
下一页 »
12345678910... 879下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 03:10 , Processed in 0.065588 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块