设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (147) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 30533|排名: 10 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告 公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2024-2-27    
全局置顶 隐藏置顶帖 奖励500信元！关注MPS小程序，下载汽车芯片功能安全设计资料包！ attach_img  ...23456..11 论坛管理员-1 2024-8-24 10818077 Rcound 6 小时前
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 817561 hzmscut 2024-8-21 16:20
全局置顶 隐藏置顶帖 百万元器件搜索大全  ...2 jackzhang 2024-6-3 165962 Peter_Gym 2024-7-31 23:18
全局置顶 隐藏置顶帖 【写祝福送50/200/500信元】热烈庆祝“华大九天PyAether专区”开版！  ...23456..29 PyAether玩家 昨天 13:10 2891197 pctex 2024-9-21 22:51
全局置顶 隐藏置顶帖 重磅新课上线！《ESD与Latch-up: 高抗性与解决方案》连载过程中5折优惠 attach_img 创芯讲堂运营 2024-8-6 21038 abhom 2024-9-2 10:50
      
vhdl实现DES算法 attachment  ...23 du139123456789 2008-4-17 23779733 风释怀 2017-11-23 14:09
i2c协议  ...234 atuhappy 2003-11-2 39256074 石头111 2020-5-11 11:51
投票 [统计] 你是用VHDL还是用Verilog HDL？  ...23456..89 buley 2011-9-8 884200996 mybaozhao 5 小时前
[原创] cadence IUS9.2 ncverilog安装方法，环境设置，原创。 attach_img  ...23456..87 lsqswl 2011-12-4 860177734 colindeng 昨天 12:43
[原创] 两个剧牛的数字电路——异步时钟切换和倍频 attachment digest  ...23456..35 wice3 2007-1-25 344142814 lazawei 2023-10-26 15:39
[原创] 个人写的DDR3的工作原理，欢迎大家拍砖！ attach_img digest  ...23456..47 dzplay 2015-5-23 463135888 542002990 2024-6-6 07:52
投票 [求助] 该学哪门语言？SystemVerilog VS SystemC  ...23456..26 albe2t 2011-11-22 258135348 download_n 昨天 16:23
[原创] low power RTL 设计优化 attach_img digest  ...23456..31 yaya126 2017-9-9 302131868 chizhou 昨天 13:36
[原创] 工作10年的工程师的心得 digest  ...23456..60 dodoee 2009-11-12 598128228 EEbits 2024-8-20 13:52
[原创] 数字典型电路知识结构地图，请大家参考，也希望积极补充！ attach_img digest agree  ...23456..30 rosshardware 2018-9-4 296126905 paley_p 昨天 17:24
[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】 attachment digest agree  ...23456..24 Timme 2012-8-10 239120658 芯星 2021-6-7 20:26
[原创] 数字集成电路设计，我的梦 digest agree  ...23456..28 aidepei 2008-12-3 278118360 cq20 2021-12-2 21:31
投票 [求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..18 komatsu001 2016-10-27 177115231 night_breez 昨天 17:03
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题 attach_img  ...23456..21 RainskyXiang 2010-9-17 209112844 苍天有井自来空 2024-8-6 22:34
投票 [调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？  ...23456..25 hongbutiao 2012-11-27 249109846 kl_upc 2024-7-17 10:47
[原创] IC前端设计絮论 attachment digest  ...23456..33 jackertja 2011-5-3 324108115 lmc15063013 2023-4-4 20:03
【转】我的FPGA学习历程  ...23456..12 hu200298 2008-12-4 113106394 xylimm 2024-7-23 10:57
[原创] 数字IC工程师的技能树 digest agree  ...23456..22 arthur_wang_orz 2012-2-3 21299501 wufeng233 2024-7-24 11:02
[原创] 关于AHB总线verilog代码实现（design篇） attachment digest  ...23456..20 hbhbts 2013-12-5 19099018 formeenjoy 2024-8-19 10:17
[原创] Verilog基本电路设计之一（单bit跨时钟域同步） attach_img digest  ...23456..14 杰克淡定 2016-6-15 13194958 Ali0617 2022-12-7 10:18
[原创] 中国高科技行业现状 digest agree  ...23456..23 dodoee 2011-1-26 22194854 li_john 2022-4-2 22:00
[讨论] 今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？ attach_img digest  ...23456..15 hiwzy 2016-9-11 14293428 Ayala058 2023-9-13 15:31
投票 [调查] 集成电路设计是选模拟方向好 还是数集 或者 射频？  ...23456..18 mos管 2012-5-13 17392022 chenziqian 2024-8-21 21:02
[资料] Vivado使用误区与进阶 PDF attachment digest  ...23456..30 zhouph 2016-8-3 29786450 qwe9991 2023-12-19 20:23
投票 [统计] 大家用哪家FPGA公司的产品  ...23456..18 thomas66 2012-4-6 17478399 chunk999 3 天前
[原创] 用FPGA实现简单的UDP/IP通信 digest agree  ...23456..19 dogbear2245 2017-1-16 18177366 zxr789 2024-4-15 22:30
[原创] 跟着我从零开始入门FPGA（一周入门XXOO系列） attach_img digest agree  ...23456..13 McuPlayer2013 2013-3-26 12576333 xutao8 2022-10-10 17:21
[原创] FPGA的用途及前进之路 digest  ...23456..12 henghengnana 2011-8-29 11076291 xiaowuzxc 2023-1-18 13:35
[资料] Verilog超详细教程 attachment  ...23456..34 zxopenwgb 2016-9-18 33375825 qfwj 2024-8-12 10:06
[原创] 基于FPGA之低速协议设计实验手稿及源码 attachment digest  ...23456..19 qinzhanao 2015-8-5 18975694 苦学僧 2022-8-25 17:29
[原创] 我对IC设计流程的一些理解（数字IC部分） digest  ...23456..16 zlmdmeail_80 2007-10-9 15774227 yuyu0907 2023-6-28 10:44
[原创] Verilog基本电路设计之二（时钟无缝切换） attach_img digest  ...23456..12 杰克淡定 2016-6-16 11673717 cmmjava 2024-4-4 13:47
FPGA与88E1111千兆以太网实现—硬件 attach_img digest  ...23456..17 topggmq 2014-11-25 16870842 zero_xyz 2020-5-1 11:07
[原创] 大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问 attach_img  ...23456..23 weijiaming 2014-3-31 22969074 heidong123 2022-2-26 11:40
如何用VHDL或verilog HDL实现时钟的2倍频？ attachment  ...23456..12 xzffff 2003-8-7 11167169 都市小虫 2020-9-25 21:29
下一页 »
12345678910... 873下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-20 20:53 , Processed in 0.053345 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块