设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 如何用VHDL或verilog HDL实现时钟的2倍频？
12345678910... 12下一页
返回列表 发新帖
楼主: xzffff

如何用VHDL或verilog HDL实现时钟的2倍频？

[复制链接]
lubuxin
发表于 2010-1-9 16:55:21 | 显示全部楼层
这个比较难
回复 支持 反对

举报

mmic1978
发表于 2010-1-26 13:14:48 | 显示全部楼层
mixer?  up-converter?
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

chenghaibo
发表于 2010-1-27 10:52:20 | 显示全部楼层
kankan
回复 支持 反对

举报

ytkzjc
发表于 2010-2-23 17:22:35 | 显示全部楼层
学习，学习。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ytkzjc
发表于 2010-2-23 17:25:36 | 显示全部楼层
只看到自已画的波形，没有原理，没有仿真。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

grandy_kao
发表于 2010-2-23 22:12:34 | 显示全部楼层
全数字PLL
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zhou704849623
发表于 2010-2-23 23:39:40 | 显示全部楼层
这个比较难，建议在网上看看吧
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

andrewcbl
发表于 2010-2-24 05:59:12 | 显示全部楼层
用 PLL
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

mila07
发表于 2010-3-6 11:49:57 | 显示全部楼层
仅有一个图的药我偶的啊的雾姻缘啊
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xlsman
发表于 2010-3-19 12:06:28 | 显示全部楼层
顶顶顶顶顶顶顶顶顶顶的
回复 支持 反对

举报

下一页 »
12345678910... 12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 16:45 , Processed in 0.036102 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表