马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
第一课时与第二课时为试听课程,学员可以进行免费试听。 本课程有讲师答疑群,添加微信:ssywtt 留言:ESD已购,拉入答疑群。
本课程共计25课时,目前已经连载到第10课时:ESD与Latch-up: 高抗性与解决方案
课程目录
1.市场需求 ·高可靠性的电子产品/芯片对人们的重要性(从消费级,工业级,车规级,航空到军工) ·芯片/系统级ESD防护的市场需求及重要性 2.技术挑战 ·宏观的介绍ESD防护的技术挑战及国内ESD保护的现状 3.ESD的模式及工业测试标准 ·芯片级/系统级的工业测试模型及测试标准,并介绍客服对芯片级/系统级ESD保护的反馈及趋势 4.ESD的测试 ·宏观的介绍芯片级/系统级ESD测试方法 5.ESD防护设计概念 ·ESD保护必须要遵守的基本概念及常用ESD防护器件(ggnmos,sgpmos,bigFET,scr等器件在ESD冲击下的行为模式) 6.工艺对ESD的影响及对应的防护技术 ·宏观介绍工艺对ESD防护的影响 ·工艺对ggnmos,scr等带回扫特性的影响及解决方案 ·最后介绍使用scr的必要设计概念及多种以scr为基础的防护方案 7.高可靠性ESD设计 ·开场以使用代工厂提供的通用ESD保护器件设计的影响 ·代工厂一般提供哪些免费通用ESD器件 ·当您使用代工厂ESD器件防护芯片时的困扰是什么 ·如何使用代工厂的ESD器件有效的防护您的芯片 ·代工厂的ESD器件受限有哪些 ·如何偷代工厂的ESD design rule及如何画好ggnmos版图为例做介绍 ·ggnmos的non-uniform turn-on的原理及版图上的解决方案 ·介绍全芯片的两种防护策略:pad-based以及rail-based的设计要求,限制及比较 ·最后以多种实例介绍失效原因,解决方案做结尾 8.闩锁效应(Latch-up) ·什么是latch-up ·Latch-up的工业测试标准及方式 ·预防latch-up的方法 ·如何设计latch-up test chip增强您芯片latch-up可靠性 ·最后以各种实例介绍非预期的latch-up paths 9.团队成功案例 ·简介团队在芯片级/系统级ESD防护的成功案例 ·团队的技术能力,服务项目及对标客户 10.问题与解答 课程摘要 集成电路的发展有三个过程。第一过程,做出来了可以用就行。第二过程,能够用而且要求好的性能,第三个过程,性能好而且可靠性要高。 中国刚刚进入第三个过程,在与国外集成电路产品的市场竞争中,可靠性问题是国产集成电路产品的短板,尤其是在高稳定性和可靠性的芯片方面,国内和国外的差距是巨大的。而静电放电所产生的破坏又是可靠性里面的一个重要的环节。随着集成电路的复杂性持续升高,如何设计有效的静电保护成为一个非常关键的技术瓶颈。 这次的课题主要分享静电保护的市场需求,技术挑战及如何设计高抗性的芯片级ESD/Latch-up防护。前半段以深入浅出的方式讲解ESD防护设计概念,后半段解密如何使用代工厂提供的免费ESD器件保护您的芯片,并且延伸至全芯片ESD/Latch-up防护。 此课程兼顾理论及配合实例,带领各位一步步了解如何设计高可靠性的ESD/Latch-up防护。
授课讲师
赖大伟高级顾问
赖大伟于中国台湾交通大学电子专业硕士毕业。有15年以上海外知名半导体企业任职经验, 2003年加入台积电任职IO ESD电路工程师;2010年加入新加坡 GlobalFoundries 任职ESD技术经理;2013年至2021年加入荷兰NXP公司,任职IO ESD首席架构设计师并于2019年获得NXP著名发明家奖项。现任苏州智聚芯联特聘高级顾问、杭州昕位科技特聘高级顾问、西安电子科大企业导师。2024年评定省千创新人才、杭州市西湖明珠人才。 赖大伟长期致力于IC领域中的IO/ESD保护模块设计,在多家国际头部公司担任核心职位,其技术涵盖CMOS、SOI和HV(高压) BCD等多种工艺,从0.18um到16nm线宽均具有丰富的经验。有丰富的车载ESD的设计经验,在NXP工作期间,负责40nm和16nm先进工艺的片上ESD保护架构设计,解决车载以太网芯片系统级保护难题,单颗芯片降本约30%,广泛用于其他工艺和产品。并于2017年被“EOS/ESD Symposium”授予“Industry Contribution Award” 在个人创新研发方面,赖大伟同志已申请并获得87项专利,这些专利经常被业界广泛引用和应用。此外,还在IEEE等国际权威期刊上发表了多篇科技论文,这些论文在相关学科领域引起了重大话题和广泛的讨论,并获得较高的学术评价。
本课程有讲师答疑群,添加微信: ssywtt 留言: ESD已购 ,拉入答疑群。
|