在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] verilog 实现Round robin 轮询算法 attachment  ...23 494693243 2019-12-3 2412845 keepfaith4ever 2023-1-29 09:38
[求助] Verilog中自定义一个函数 实现统计7bit输入信号中1的个数的功能  ...23 come_on_sn 2021-1-14 246864 黑桃ACE 2021-3-1 22:06
[求助] 自己写的uart模块和主机通信的速率最高只能到400多K attach_img  ...23 come_on_sn 2022-5-7 243756 innovation 2022-5-15 00:16
[求助] verilog HDLY与VHDL语言  ...23 feilong87 2010-1-18 234825 sunchpku 2010-8-30 16:09
[求助] Verilog如何判别一个多bit数中含有1的个数  ...23 abonic 2010-3-17 2320348 chaohang 2016-12-18 13:48
[求助] 怎么判断自己是否适合从事IC  ...23 cornerman 2010-4-15 2311574 yishuiliunian 2010-12-23 14:48
[求助] 关于verilog的inout口的仿真问题 attach_img digest  ...23 ve8736 2010-4-16 2316251 浩然若枫 2014-8-25 16:04
[求助] 推荐一款FPGA。。。  ...23 qidaimengxing 2010-6-27 234142 eaglelsb 2010-6-28 17:00
[求助] 在FPGA中遇到的一个奇怪的问题! attach_img  ...23 zsan566 2010-10-31 236663 shiyinjita 2010-11-16 20:03
[求助] 关于 流水线 一直不知道应该怎样应用,求高手支招~~  ...23 ZISON 2011-7-7 237414 谁枫而飘 2017-5-10 08:34
[求助] 自己用Xilinx FPGA做SATA IP的疑问??!  ...23 lzl19860420 2011-11-25 2313906 yuanwolf2008 2023-3-17 13:25
[求助] 新手求助,如何实现ARM与DSP+FPGA通信 attach_img  ...23 kevin83317 2012-1-21 2311108 米女 2015-3-24 14:25
[求助] 新手求助 关于verilog中数值计算的设计方法。  ...23 ttxs2009 2012-7-10 238924 gentlemanmei 2016-4-11 10:15
[求助] fpga控制sata 接口硬盘进行数据存取 Gbps  ...23 dkjhl623 2012-8-15 2313193 zombes 2016-6-5 13:23
[求助] 怎样快速看懂一个较大的verilog模块代码  ...23 fjmwu 2012-8-20 2311734 兵熊熊一窝 2021-3-8 17:59
[求助] fpga不做时序约束会不会出现时序违规  ...23 南盗 2012-9-23 239705 菜鸟2009 2017-8-23 10:11
[求助] 求一个Xilinx ISE Design Suite 14.3的下载地址  ...23 tastier 2012-11-13 239170 ice-man 2014-2-26 09:45
[求助] SOS~~~数字后仿流程指导~  ...23 Cadence—IC 2013-5-9 2312722 jiull 2017-6-23 22:29
[求助] verilog可以这么写? attach_img  ...23 39123811 2013-5-24 235675 chenfengrugao 2013-6-18 16:07
[求助] xilinx pcie ip仿真 trn_link_up一直不通 attach_img  ...23 焱炏炎 2013-11-12 2312338 tjpu_wu 2016-10-14 16:22
[求助] 求一师傅带我入FPGA的门(详见下文)  ...23 不知道在前方 2014-4-22 239855 951674371 2020-6-6 11:07
[求助] 如何设置W5300 attachment  ...23 上官紫虞 2014-10-17 239156 fengdawei 2016-9-30 20:07
[求助] 请教FPGA用SRIO通信时Doorbell发送和响应检测的问题  ...23 212dahai 2014-10-25 239225 fwfjndx 2017-1-19 15:03
[求助] .cshrc文件是干嘛的?  ...23 朱鹮2011 2015-8-3 2323606 夏尔 2024-1-12 10:16
[求助] 一个DDR3初始化失败的问题 attachment  ...23 dongdong602 2015-12-2 239164 中国梅西 2016-2-21 15:25
[求助] 关于Altera FPGA采用MAX器件实现动态加载的问题  ...23 IC.Michael 2017-10-16 235827 IC.Michael 2017-12-11 23:38
[求助] SOC设计集成 attach_img  ...23 Timberlake666 2019-5-30 237066 xlteam2 2020-10-1 21:53
[求助] 请教D触发器时钟锁存问题  ...23 zhouskill 2009-12-17 226416 zm218wri 2014-2-11 22:34
[求助] debussy+modelsim的仿真用Verilog可以,用VHDL就不行  ...23 edutainment 2010-3-4 229415 sasso 2014-6-8 02:34
[求助] fpga 时序逻辑的问题  ...23 chupenghui 2010-5-18 224638 ghonghu 2010-5-24 17:19
[求助] 谁能告诉我一个能下载DDR2仿真模型的地方? attachment  ...23 ren717@163.com 2010-7-6 227038 nan123chang 2020-8-16 17:18
[求助] 为什么还要做gate-level simulation  ...23 yuanpin318 2010-11-3 2210247 johnli330 2016-3-25 10:02
[求助] 刚想到一个毕设题目,,x人帮看看怎么样,有啥建议提,我新人一个,题目要长!!!  ...23 yuhuan3648 2010-11-26 2213149 yx.yang 2010-12-8 13:38
[求助] 希望数字IC前端的朋友,给点儿建议  ...23 comeon_lsl 2010-12-4 226474 skle 2010-12-27 23:04
[求助] 各位好,刚开始接触fpga,用quartus哪个版本比较好!  ...23 qlxstar 2010-12-29 2214929 abszy 2011-10-16 15:45
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 04:37 , Processed in 0.050937 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块