设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 怎样快速看懂一个较大的verilog模块代码
123
返回列表 发新帖
楼主: fjmwu

[求助] 怎样快速看懂一个较大的verilog模块代码

[复制链接]
amu226
发表于 2015-10-21 14:17:28 | 显示全部楼层
分部看，先了解下每种协议。再看代码如何实现。
回复 支持 反对

举报

powermm
发表于 2015-10-21 15:53:46 | 显示全部楼层
看设计框图，流程图，一般都有设计文档的呀
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yangweijlu
发表于 2015-10-22 10:21:34 | 显示全部楼层
这个问题比较大,要看RLT的designer写的怎样,注释怎样,信号命名怎样,如果都比较烂,那死活也是不容易看懂的.
回复 支持 反对

举报

兵熊熊一窝
发表于 2021-3-8 17:59:19 | 显示全部楼层
11111
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-31 18:36 , Processed in 0.014011 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表