关于verilog的inout口的仿真问题

ve8736 · 发表于 2010-4-17 18:50:56

问题解决了，我在modelsim里加入源文件模块一起编译后居然就好使了。见下面的波形图：往0x55和0x77分别写0x1234和0x4321，然后通过0x77和0x88读出来，大家看波形图上可以读出来了！！

但是很疑惑，以前看modelsim教程里似乎不需编译源文件的啊。怎么回事呢。现在就算解决了也很疑惑

ve8736 · 发表于 2010-4-17 19:15:20

本帖最后由 ve8736 于 2010-4-17 20:06 编辑

刚试了一下，编译顺序还有要求。得先编译顶层模块文件lpcbus.v和maxii_atoms.v和网表文件epm1270.vo，然后再编译源文件epm1270.v才行。如果先编译了epm1270.v就不好使的，见鬼了。

求高人出山啊！！！！！！！！！！！

nfl2c · 发表于 2010-4-17 22:19:06

学习了。

weizhiheng · 发表于 2010-4-17 22:48:31

本帖最后由 weizhiheng 于 2010-4-17 23:06 编辑

使用你的源代码和按照我所说的方法编制的testbench仿真没有错误。下面是结果。

使用modelsim6.1f。

完毕。

weizhiheng · 发表于 2010-4-17 22:49:45

[img][/img]

weizhiheng · 发表于 2010-4-17 23:00:59

使用modelsim的过程：
（1）建立工程，加入文件
（2）选择编译里面的compile all
（3）在work下面点击testbench进行仿真。
-------------------------------------------------------------------
希望大家能够喜欢！
本人的另一篇文章写modelsim的详细使用教程
http://www.eetop.cn/bbs/thread-136109-1-1.html
被下载了1800多次，非常感谢大家的支持！

在看外国不少很好的书的时候，发现人家的书写的很全面，一点就是一点，直到讲透为止
——可能正因为此，外国的书都老厚了!或者这样更适合自学：）国内的很多书我认为可能
需要老师的指点方可学的更好：）

所以，我在写东西的时候，倾向于尽可能细致的写，写一点的知识就要将其来龙去脉写全。
我在做项目的过程中，深刻的感觉到：问题的产生往往是对项目应用的技术缺乏深刻的了解。
你对技术了解透了，问题自然就没了。

所以别人问我fft怎么做时，我会给他讲蝶形算法，给他说如何抽取。呵呵，别人有时候会烦，
包括我老婆。但是，如果仅仅给一个C的实现，到网上一搜一堆，然而如果你要将其优化，例如
用查表的方法将其加速，你不了解基本原理，连倒位序部分和计算部分都分不开，怎么去做呢？

综上，对于一个知识点，要想用得好，就要学得透，要能够做到从根上去抓。

sdrjlt · 发表于 2010-4-18 10:19:16

don't know

sdrjlt · 发表于 2010-4-18 11:30:27

have no idea

young_fool · 发表于 2010-4-19 09:57:18

ding...真好

daniel0902 · 发表于 2010-4-19 22:32:11

不错，顶一下！

[求助] 关于verilog的inout口的仿真问题

站长推荐 /2