Verilog如何判别一个多bit数中含有1的个数

abonic · 发表于 2010-3-17 19:29:20

您需要登录才可以下载或查看，没有账号？注册

x

如题
//bow

yuanwolf2008 · 发表于 2010-3-17 19:44:16

象c一样写循环？

abonic · 发表于 2010-3-17 20:24:39

象c一样写循环？
yuanwolf2008 发表于 2010-3-17 19:44

登录/注册后可看大图

可否具体些，给出几条代码

mafan88 · 发表于 2010-3-17 21:04:03

1.如果位数少的话可以用查找表，就是事先罗列所有的可能的一个表格
2，如果位数较多的话，一步步移位，判断移出位为1还是0，对已进行计数

想到的就是这些，不知道那位大大有更方便的！！！！

sagegao · 发表于 2010-3-17 21:10:35

可以用逐次移位比较的办法

abonic · 发表于 2010-3-17 21:19:15

2，如果位数较多的话，一步步移位，判断移出位为1还是0，对已进行计数

想到的就是这些，不知道那位大大有更方便的！！！！
mafan88 发表于 2010-3-17 21:04

登录/注册后可看大图

对于第二种方法，可否给出几个关键语句
谢谢！

abonic · 发表于 2010-3-17 21:22:27

可以用逐次移位比较的办法
sagegao 发表于 2010-3-17 21:10

登录/注册后可看大图

愿闻其详！

abonic · 发表于 2010-3-18 13:01:11

自己顶一下

yqjykn · 发表于 2010-3-18 13:48:46

可以这样吧，每一位取出来相加，等于多少就是几位1啊
我记得又一次我们还讨论的

abonic · 发表于 2010-3-18 13:58:28

可以这样吧，每一位取出来相加，等于多少就是几位1啊
我记得又一次我们还讨论的
yqjykn 发表于 2010-3-18 13:48

登录/注册后可看大图

关键是怎么把多bit数里的每一个bit取出来？
ps：我们之前有讨论过吗？？

[求助] Verilog如何判别一个多bit数中含有1的个数