请教D触发器时钟锁存问题

bjtu_glh · 发表于 2010-1-3 17:15:39

与具体的期间参数有关
clock to out time

amormio124 · 发表于 2010-2-10 15:11:47

需要经过CK=>Q的延时，Q=D。
furmat 发表于 2009-12-31 22:13

登录/注册后可看大图

正解

ecnuapple · 发表于 2010-2-13 17:38:36

楼上解释的都很清楚哦！

hanlei1231 · 发表于 2011-1-2 17:13:24

取决于下一个时钟沿的到来时D端的状态

littlebag · 发表于 2011-1-2 22:44:47

是寄存器固有延时吧

lzd · 发表于 2011-1-5 14:40:35

应该是经过寄存器内部固定延时后锁存到Q端，hold time只是在外部对寄存器保持时间的一种约束而已
l00132699 发表于 2009-12-17 10:40

登录/注册后可看大图

解释很透彻！

limingh070 · 发表于 2011-1-5 23:21:14

学习了

阿社君 · 发表于 2011-1-7 16:07:31

取决于不同的lib，应该lib里面有写

silencefpga · 发表于 2011-1-19 11:57:38

这个需要查看数据手册的赛

stepan · 发表于 2011-1-19 16:00:50

lib是指什么

[求助] 请教D触发器时钟锁存问题