fpga不做时序约束会不会出现时序违规

南盗 · 发表于 2012-11-4 16:51:49

哇~~好久没来帖子谢谢你们发表的看法哦

eaglelsb · 发表于 2012-11-5 09:12:54

回复 20# nono2000

我说的约束不是指要不要定义这个时钟有多少M，自然这个是要定义的。但是速度过低的时钟，与这个时钟驱动相关的input output delay，多周期约束等意义不大，

xkxaut0701 · 发表于 2012-11-5 13:30:43

9楼理解的是正确的，这个软件是会根据自己的算法来进行约束，只要它自设的频率高过你的频率，那么就没有问题了，个人感觉能跑30M以上的频率的话还是最好自己对软件进行时序约束一下，这样系统一看你不用跑这么高的频率，自己资源也会用得比较少，不然按照它自己的算法不知道会用到多少资源。

菜鸟2009 · 发表于 2017-8-23 10:11:50

我同意5# 的观点，这是QuartusII 11.1编译的结果。如果设计者没有添加约束，软件默认是1000Mhz的时钟对其进行约束

[求助] fpga不做时序约束会不会出现时序违规