楼主: edutainment
|
[求助] debussy+modelsim的仿真用Verilog可以,用VHDL就不行 |
发表于 2011-7-11 22:29:29
|
显示全部楼层
| ||
发表于 2011-7-13 18:26:56
|
显示全部楼层
| ||
发表于 2013-9-28 12:24:48
|
显示全部楼层
| ||