设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › fpga 时序逻辑的问题
123
返回列表 发新帖
楼主: chupenghui

[求助] fpga 时序逻辑的问题

[复制链接]
huangchangsandy
发表于 2010-5-24 10:44:28 | 显示全部楼层
我觉得同学你的对硬件电路行为还差点理解哦，是不是都是在做仿真？
可以看看综合出来的电路结构，慢慢就习惯了。

1# chupenghui
回复 支持 反对

举报

eaglelsb
发表于 2010-5-24 15:06:43 | 显示全部楼层
前面的回答得挺仔细
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ghonghu
发表于 2010-5-24 17:19:26 | 显示全部楼层
变化前的，好好看看建立时间和保持时间，对理解会有帮助的
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 22:29 , Processed in 0.013680 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表