设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 在FPGA中遇到的一个奇怪的问题！
123
返回列表 发新帖
楼主: zsan566

[求助] 在FPGA中遇到的一个奇怪的问题！

[复制链接]
littlebilly
发表于 2010-11-13 14:15:19 | 显示全部楼层
采集有没有进行锁存？
回复 支持 反对

举报

cdsmakc
发表于 2010-11-16 15:20:55 | 显示全部楼层
选择BASIC就会禁止8B10B吗？发端和收端的GXB pll时钟应该一样
回复 支持 反对

举报

Jerry_Wu
发表于 2010-11-16 17:59:26 | 显示全部楼层
回复 10# chsy001


    牛人，学习中
回复 支持 反对

举报

shiyinjita
发表于 2010-11-16 20:03:40 | 显示全部楼层
学习了，呵呵，谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-3 00:57 , Processed in 0.020239 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表