数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31348|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 661 662 663 664665666 667 668 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Altera的TimeQuest的input delay的min值和max值	asyou 2010-12-24	33439	emtang 2011-7-5 11:14
[求助] pll时序如何用timequest处理	taoy1986 2010-4-16	49510	emtang 2011-7-5 11:04
[讨论] 做技术可以走向何方——生活、事业、梦想。。。 ...2 3 4	subrant 2011-6-21	3612180	lizhen89 2011-7-4 22:19
[求助] DDR SDRAM地址问题	sunyuanxin 2011-7-1	34154	sunyuanxin 2011-7-4 20:23
[求助] 在哪可下到免费的redhat呢？ ...2	hqhjj 2011-7-1	114769	seemorning 2011-7-4 17:51
[求助] 赋值延时	hellocai 2011-6-25	54389	Lawee 2011-7-4 17:01
[求助] 关于xilinx时序约束的最大时钟频率。	huanguestc002 2011-6-27	75919	Lawee 2011-7-4 17:00
ISE7.1调用Modelsim SE 6.2b仿真出错	cosmo.wang 2009-10-26	66057	guangyong 2011-7-4 16:56
[求助] windows下的debussy窗口怎么老是逃到桌面外面去啊？	hongyijia13 2010-5-6	23207	cnicer 2011-7-4 00:12
求助：GateWay主界面主绘图区是一小条！怎么解决？	eedavidtop 2009-9-4	12874	jluhzw 2011-7-3 23:17
[求助] quaruts 工程问题.	rf_mw 2011-7-1	53008	lcq19870 2011-7-3 13:27
[原创] verilog可否综合的问题 ...2 3 4	WEN_AMY 2010-5-14	3911899	lcq19870 2011-7-3 13:17
[求助] modelsim 6.5 编译 ISE 11.1 库失败，请高手们帮忙看下。 ...2	418478935 2011-6-23	105578	418478935 2011-7-2 19:40
[求助] Mealy Machine	sunyuanxin 2011-6-29	22514	sunyuanxin 2011-7-1 18:41
[求助] 关于反正弦函数的ASIC实现 - [已解决]	cmgit 2011-6-30	76909	cmgit 2011-7-1 17:11
[讨论] quartus10.1的中文支持依然令人失望，谁有解决方案么？ ...2 3	bmytiger 2010-12-16	2910658	weilvlun 2011-7-1 17:01
[求助] 等精度频率计的计数问题	shiyinjita 2011-7-1	12900	timyang8292 2011-7-1 10:33
[求助] 在DSP builder里面怎么控制LUT查找表的步进	173660575 2011-7-1	02744	173660575 2011-7-1 10:04
debussy与nlint如何实现互相调用呢？ ...2 3	feitengyu 2007-12-28	2610248	ilzyxy 2011-7-1 00:15
请问nlint最新版？	luyuntao 2009-12-8	53209	ilzyxy 2011-7-1 00:12
[求助] 怎么买HSTL的ip？谁知道有卖的吗？	ch_5588 2011-6-30	02118	ch_5588 2011-6-30 20:36
[求助] 用户可以删除cvs 仓库怎么办	ch_5588 2011-6-30	02189	ch_5588 2011-6-30 20:31
[原创] Altera EP3SL340	colewang 2011-6-30	34727	Lawee 2011-6-30 14:26
[求助] 【求助】如何实现两块FPGA板之间的通信 Virtex-4	chrisongs 2011-6-30	23425	Lawee 2011-6-30 14:06
[原创] 4.5分频 ...2 3	elvan 2010-5-28	2712398	dlb05061131 2011-6-30 09:39
[原创] FPGA的延时处理	zywang 2011-6-25	42606	miaoxuerong 2011-6-29 23:52
[求助] FPGA实现MII接口	lee7425185 2011-6-28	32982	xianrenwang 2011-6-29 22:30
[求助] verilog strength	sunyuanxin 2011-6-28	22621	orlye 2011-6-29 21:34
[求助] xilinx仿真	sunyuanxin 2011-6-27	63721	sunyuanxin 2011-6-29 18:22
[求助] 请教grep命令的问题	rafox 2011-6-29	32692	cnasic@163.com 2011-6-29 17:51
[讨论] FPGA有必要做时序约束吗？ ...2	huanguestc002 2011-6-24	186805	shawnelee88 2011-6-29 17:29
[求助] 请教：关于DC综合的问题	极品飞车10 2010-3-31	84326	94158513 2011-6-29 16:11
[求助] 布局布线时候还可能优化掉一些逻辑么	wangxhere 2011-6-25	13184	guoyu 2011-6-29 15:35
[求助] cyclone iii 多路浮点乘加的时序问题	gslgh 2011-6-28	12889	delay_love 2011-6-29 15:32
[求助] verilog中for语句有关的问题	wlb236485710 2011-2-22	94706	guoyu 2011-6-29 15:28

1 ... 661 662 663 664665666 667 668 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31348|排名: 9

快速发帖

浏览过的版块

站长推荐 /2