在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] fpga布线资源 潶崎一护 2011-6-2 24585 Lawee 2011-6-22 12:12
[求助] FPGA有没有休眠模式? 悬挂模式又是怎么回事? shiyinjita 2011-6-20 23704 shiyinjita 2011-6-22 11:40
有没有哪位用过Spartan3AN的,请教内部FLASH的用法 nuaaqiang 2008-12-3 32991 yangzk 2011-6-22 10:32
[求助] VERILOG代码到VHDL代码 dlb05061131 2011-6-20 33824 jolepan 2011-6-21 22:21
[求助] 我这样理解latch对吗?  ...2 pengjunjun0807 2011-6-16 115744 alice19861211 2011-6-21 15:42
[求助] 帮我看下这个二级流水线加法器有什么问题? 418478935 2011-6-21 911931 418478935 2011-6-21 12:27
求助:有关DC综合和时序分析的书 laoguai142 2009-6-16 811031 eric_quan 2011-6-20 18:32
[讨论] 美华裔学者科研成果有望助互联网速度提高万倍 yuanwolf2008 2011-5-23 52847 yuanwolf2008 2011-6-20 15:51
[求助] xilinx下载电缆的排线能自己做吗? microdisk 2011-6-18 12523 melon301 2011-6-19 23:10
[求助] modelsim仿真出现问题 faddist 2011-6-16 53703 melon301 2011-6-19 23:05
[资料] 请教各位xdjm,有 verilog 代码生成器吗? hezh0301 2011-6-17 43125 down_load 2011-6-19 12:58
[求助] 如何在debuss (verdi) 中显示信号的全路径 Lawee 2011-6-15 37697 freeren_liming 2011-6-18 19:40
[求助] 推荐一下学习CPLD的书籍及开发板 蓝雨 2011-6-16 22794 mcupro 2011-6-18 15:54
[求助] [求助]自己做的除法器  ...2 songzijian87 2011-6-10 126701 songzijian87 2011-6-18 15:16
[求助] Ubuntu下面运行Artisan的编译器  ...2 fileid 2010-2-3 126877 sunrisewu 2011-6-18 01:00
[求助] 关于环形振荡器的问题 sunwind45 2011-6-17 32759 pengyoust 2011-6-17 20:10
[求助] quartusii 9.1sp2到modelsim-altera 6.5b 的仿真 ljyunsaosao 2011-6-14 53413 ljyunsaosao 2011-6-17 19:57
[原创] 双向端口load设置问题 chenzhao.ee 2011-6-17 03135 chenzhao.ee 2011-6-17 16:09
[求助] 关于cadence下 Verilog-xl使用问题 sxyjj227 2010-3-30 74845 IChina 2011-6-17 14:49
[求助] HSPICE和PSPICE有什么区别? gouchangxu 2010-12-1 35109 feiante 2011-6-17 14:47
大量Verilog HDL教程集合  ...23456..17 coland 2008-5-29 16640500 servingapples 2011-6-16 13:28
[求助] 请教混合仿真问题 jason.zhao 2011-4-28 33110 wolaile333 2011-6-16 13:16
[求助] ISE 11.5license 可以查看代码 dlb05061131 2011-6-16 04717 dlb05061131 2011-6-16 12:37
[求助] 大家推荐一本学习FPGA的好书  ...23 ab8780000 2011-5-3 278684 qd0090 2011-6-16 11:54
[求助] 这里的scalar outpu是什么意思? sunyuanxin 2011-6-16 02000 sunyuanxin 2011-6-16 08:26
[求助] NAND circuit sunyuanxin 2011-6-14 45074 sunyuanxin 2011-6-16 08:24
[讨论] 讨论下为什么要把时钟产生模块单独拿出来综合吗  ...2 wangxuede220 2011-6-11 107987 八部众生 2011-6-16 00:46
[求助] 请教RAM的问题 mingpangzi 2011-6-13 95916 圣斗士 2011-6-15 23:03
[求助] 用过xilinx PCIe IP的请进来 cuizehan 2010-8-22 23472 zrzf23 2011-6-15 22:56
[求助] AX88180用verilog初始化 zt0504004 2010-5-11 14061 skyccd 2011-6-15 19:53
[求助] 如何将应用程序放在FPGA外的flash中运行呢? cuiandhang 2010-2-21 73888 Doubleagent 2011-6-15 17:15
[求助] 【求助】verdi显示波形问题 yingyingcool 2010-8-13 34670 zhyeah 2011-6-15 13:51
[求助] 为啥FOR循环不能综合?  ...23 Navyfield 2010-4-1 299645 happy_1q 2011-6-15 12:07
[求助] 请教哈ASIC方面的问题 huanguestc002 2011-6-13 54892 huanguestc002 2011-6-15 10:45
[求助] 图形,还是纯语言,quartus使用茫然中,望指导  ...2 jinsongpo1234 2011-6-9 166326 xiehk 2011-6-15 10:22
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 10:32 , Processed in 0.075996 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块