在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2376|回复: 5

[求助] 求教关于查看门的数量

[复制链接]
发表于 2011-7-23 10:34:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近编一个类8051的IP核,功能很精简,要求在10000门左右,现在编了一些仿真问题不大,想请问各位,哪些软件可以给出用了多少门的信息呢?怎么查看?谢谢各位了。
发表于 2011-7-23 11:23:04 | 显示全部楼层
先综合出来,大体看看门数不就行了么?
发表于 2011-7-23 12:00:50 | 显示全部楼层
QUARTUS 或是ISE综合下,应该就会有用了多少资源的提示
发表于 2011-7-23 23:56:35 | 显示全部楼层
DC综合后就可以看出来了。
发表于 2011-7-25 09:26:34 | 显示全部楼层
首先需要弄明白gate是怎么来衡量的。将一个nand(与非门)或者一个nor(或非门)的面积,作为一个门的衡量标准,一般选工艺库里面驱动最小的那个cell
发表于 2011-7-25 20:00:32 | 显示全部楼层
FPGA中应该没有门数这种说法。可以用DC综合得出面积,一般选NAND2x1的面积做标准,两者相除得到估计的门数(不精确)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 10:10 , Processed in 0.022262 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表