数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31225|排名: 14

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 656 657 658 659660661 662 663 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] xilinx 综合出现signals are not completely routed	飞的更高8 2011-7-13	37449	njithjw 2011-7-14 23:30
[求助] modelsim仿真 Xilinx Ram时找不到 BLK_MEM_GEN_V2_7	zya1314125 2011-6-1	67357	Lawee 2011-7-14 18:34
[求助] 接口.原理图	forlsy 2011-7-13	22994	Lawee 2011-7-14 10:21
请问xilinx乘法器对有符号数的一个问题	lyu 2004-2-15	33377	lhlhualin 2011-7-13 22:11
[求助] 初学 verilog 求助	xidianty 2011-7-13	43131	lhlhualin 2011-7-13 22:07
[原创] 例化altera的altgx Ip核	天天PDF 2011-7-13	312677	njithjw 2011-7-13 20:48
[求助] (请帮我出个主意)围绕什么课题可以学好数字IC设计？ ...2	lzd 2011-7-9	106206	dlb05061131 2011-7-13 10:53
[求助] 求助关于FPGA下载程序后引脚电平问题！	562023030 2011-5-19	95716	falloutmx 2011-7-13 10:25
[求助] 【求助讨论】一个简单的关于时序的问题 ...2 3	lvlv2011 2011-7-5	219423	rice973 2011-7-13 10:13
[求助] 请问数字ic设计能否有这样的一根wire	ltx20000 2011-7-11	43086	jerry365 2011-7-13 07:02
[求助] 请问数字我要实现双向该怎么办	ltx20000 2011-7-12	52723	laokai 2011-7-12 23:07
请教verilog-xl中生成fsdb的问题	yuyb2006 2007-3-16	45415	laokai 2011-7-12 23:01
[讨论] 大家在做前端时有没遇到非要用异步设计的时候？ ...2	ohgreat 2011-7-7	125697	lhlhualin 2011-7-12 22:13
[求助] Gate array（像FPGA）设计属于Structured ASIC吗？	chris_li 2011-7-11	23769	gaurson 2011-7-12 13:09
[原创] altra ip核	天天PDF 2011-6-23	53739	a0000444 2011-7-12 12:32
[讨论] 有谁知道Altera的IP怎么卖的啊？	asyou 2011-6-30	94005	a0000444 2011-7-12 12:27
[讨论] 双向端口verilog 这样写会游什么问题？	jonathanhys5 2011-7-7	93725	luxyth 2011-7-12 00:29
请教：ModelSim 不能显示$display内容？	chkmin 2008-9-15	85512	zhunh 2011-7-11 19:54
[求助] 请教这本书 ”FPGA应用开发入门与典型实例“的光盘的问题	wcabcdkk 2010-8-20	42937	whoishannah543 2011-7-11 18:47
[求助] XILINX时钟错误，求助	shiyinjita 2011-7-7	95529	yanfabao 2011-7-11 18:39
[求助] 小弟学习FPGA走入了死区，恳请大家帮忙，谢谢…… ...2	ZISON 2011-7-5	166401	whoishannah543 2011-7-11 17:00
[讨论] NIOS II使用EPCS64做代码空间的问题	asyou 2011-7-11	02424	asyou 2011-7-11 16:53
[求助] 可综合的设计对变量的位宽有没有限制？比如我要一个60位的数据。	shxr 2011-7-11	22164	Lawee 2011-7-11 12:58
有没有人知道“基于FPGA可重配置IP核”	aini 2003-12-4	32851	Lawee 2011-7-11 12:54
[求助] 频率计的频点与阈值	shiyinjita 2011-7-11	03053	shiyinjita 2011-7-11 10:20
[求助] 最近在读一本书有个名词不明白，求解	yuanwolf2008 2011-7-7	73519	yuanwolf2008 2011-7-10 15:16
[求助] 怎么买HSTL的ip？谁知道有卖的吗？ - [已解决]	ch_5588 2011-7-4	93881	fl_5588 2011-7-10 14:48
[求助] SignalTap检测出错，高手指导下！	jlfeieee 2011-6-29	85644	hujunilove 2011-7-9 23:53
在Ubuntu中安装DC的问题	fb_hou 2009-8-25	74201	dicky 2011-7-9 20:56
[求助] 有没有详细介绍时序约束的资料？	pengbo15 2011-7-9	13490	teacy1888 2011-7-9 16:50
用vhdl编程，在architecture中声明的signal如何能在procedure中直接使用？	marymary 2004-9-22	23524	dlb05061131 2011-7-8 16:19
[求助] 频率计的频点	shiyinjita 2011-7-7	44825	gaurson 2011-7-8 13:28
[求助] 锯齿效应	魏志鹏 2011-7-6	12646	whatfk 2011-7-8 13:03
[求助] 请教关于TCL的一个问题	rafox 2011-7-6	23315	niulinux 2011-7-7 22:07
[求助] 请教:synplify错误no component with name xxx to synthesis?	vikingg 2011-7-7	24248	niulinux 2011-7-7 22:00

1 ... 656 657 658 659660661 662 663 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31225|排名: 14

快速发帖

浏览过的版块

站长推荐 /2