数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31347|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 656 657 658 659660661 662 663 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] modelsim仿真ram是提示冲突是什么意思？	gg9132qq 2011-8-5	43537	yuanwolf2008 2011-8-6 09:38
[求助] 如何用synplify综合ALTERA IP	welliu 2011-8-3	53373	welliu 2011-8-5 23:03
[原创] 遥控器接收模块	zhang2000 2010-10-6	33434	yucaoge 2011-8-5 22:39
[求助] 生成bit文件的时候能不能指定文件名呢？	gg9132qq 2011-8-4	32341	gg9132qq 2011-8-5 19:21
[求助] 在bash中让屏幕显示的东西同步显示到文件	bob-yang 2011-8-4	23150	bob-yang 2011-8-5 09:27
[讨论] FPGA关于分频时钟信号的约束的请教和讨论	ertss 2011-8-4	12893	我将真事隐去 2011-8-5 09:21
[求助] 综合or1200写netlist文件时dc会自动退出的问题	317095564 2011-8-2	23305	317095564 2011-8-5 07:26
System Verilog VS SystemC	yoarst 2007-3-26	94729	steven_1xbm 2011-8-4 21:56
[求助] xilinx fir ip core 位数截取问题	110500623 2010-9-27	22967	gg9132qq 2011-8-4 21:36
[求助] quartus功耗分析为什么静态功耗很大？【已解决】	禅师1988 2011-5-5	25403	justshuashua 2011-8-4 18:22
[求助] 在ise中如何使用configuration语句？	bitzs 2011-8-4	02570	bitzs 2011-8-4 15:49
[求助] vcs仿真一段时间后没有波形了	welco 2011-8-2	44977	welco 2011-8-4 10:46
[求助] SRL 16 Shift Register	sunyuanxin 2011-8-4	17947	110500623 2011-8-4 10:21
[求助] 怎么总的testbench	sarahsarah 2011-7-26	65617	sarahsarah 2011-8-4 02:08
[求助] 模块里面包含了大家用DC的set_dont_touch时是否有问题？	scallion 2011-8-3	08288	scallion 2011-8-3 21:44
[求助] 初学者如何学好XILINX	jingshutao 2011-7-15	12543	reddevils1986 2011-8-3 17:33
[求助] EDK 生成.bit文件出错	飞的更高8 2011-8-3	12675	110500623 2011-8-3 17:05
[讨论] 关于断言的使用	ohgreat 2011-8-3	14167	110500623 2011-8-3 17:04
[原创] altera DDR2 IP 仿真问题	welliu 2011-8-2	25241	welliu 2011-8-3 13:40
[活动] 已经试用的5位请在这里说明一下进度，以及有什么问题汇总一下	jackzhang 2011-8-2	34899	dlb05061131 2011-8-3 12:52
[求助] 求教关于FPGA上case很多的情况下该如何编写代码	foreda 2011-8-3	03432	foreda 2011-8-3 11:37
[求助] 【求助】关于ALTRA的FPGA开发板购置	lugenius 2011-8-2	25481	lugenius 2011-8-3 09:21
求VCS7.0.1 license	zhaoshida 2008-6-6	43606	ypofer30 2011-8-3 06:11
[求助] 在quartusII 中用VHDL实现FFT，有没有？	wangyanke520 2011-7-31	13989	liao5237 2011-8-2 19:03
[求助] NC-Verilog仿真QuartusII10.0的问题	Jerry_yx 2010-11-11	74706	liao5237 2011-8-2 18:06
[求助] 【求助】关于block ram“零存整取”的问题	lvlv2011 2011-7-31	63003	xiaocanmeng 2011-8-2 13:26
[求助] ncsim 控制waves.shm定向输出问题	hqhjj 2011-8-2	13640	jackertja 2011-8-2 11:54
跨时钟域设计，急！！！ ...2 3 4 5 6..7	yepizhou 2008-11-26	6523947	ghost_ic 2011-8-1 22:10
[求助] 帮忙分析一个verilog综合占用资源报告 - [已解决]	ch_5588 2011-6-6	75300	ghost_ic 2011-8-1 22:06
[求助] 关于DC的面积优化	chengroc 2011-7-28	39695	ghost_ic 2011-8-1 21:42
[讨论] CHIPSCOPE的问题	潇湘月色 2010-7-16	63924	victor2011fpga 2011-8-1 21:24
[其它] chipscope 使用问题	liaolianguiq 2010-1-3	67590	victor2011fpga 2011-8-1 21:21
[求助] 正弦波，三角波。锯齿波的产生？	ottomia 2011-7-29	46130	ottomia 2011-8-1 21:05
[求助] 求教verilog 代码解释和@ 的用法 ...2 3	inet2012 2011-7-20	207912	ghost_ic 2011-8-1 20:36
[讨论] Verilog哪些描述可能占用大量LEs	water少 2011-8-1	24121	hllyh 2011-8-1 20:21

1 ... 656 657 658 659660661 662 663 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31347|排名: 8

快速发帖

浏览过的版块

站长推荐 /2