chipscope 使用问题

liaolianguiq

各位大侠，用过chipscope进来帮帮忙哈！   我用system generator做了一个简单的加法，然后下到板子上验证，本人用的板子是spartan 1800A,将比特流下到板子的时候用chipscope，发现窗口就一直停留在wait for upload ,最低下显示waiting for core to be armed,slow or stopped clock，很多人都说是时钟问题，我将FPGA Start-up clock里的值设为JTAG CLOCK,最后还是出现了那样的问题，是我的触发条件设得不对还是会有其它的原因导致了这个问题呢？请大家帮帮忙啊，小弟不胜感激！

liaolianguiq

把时钟改为差分时钟就可以了

darren_hsu

可能是触发条件不对，作为触发的信号的跳变没有来到，所以一直在wait

darren_hsu

把M0的value处的值改成 0 或者 1 试一试

shenxu1204

触发条件你什么都不设置的话，也就是默认X，那就表示只要你去采，就会有东西，如果一直显示waiting for the core to be armed的话，那就表示你板子上的时钟不对，你确认你cdc文件里面的clock设置对么

victor2011fpga

回复 2# liaolianguiq


    请教楼主，怎么修改为差分时钟呢？system　generator的设置对话框里只有单端时钟的设置，应该怎么弄呢。我的板子也是差分时钟，我也遇到楼主你的问题。

victor2011fpga

回复 2# liaolianguiq


    方便的话，加我的QQ:5644441457。小弟焦急等待中啊！