EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 658 659 660 661662663 664 665 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Camera控制器---求助	zslhutu 2011-6-23	02234	zslhutu 2011-6-23 10:56
[求助] DC综合过程中延迟时间的设置	pcsnail 2011-6-22	42835	pcsnail 2011-6-23 09:49
[求助] 大家有没有谁做过拿一片 CPLD/FPGA 配置一片 FPGA 啊？需要注意什么地方吗？	lzl19860420 2011-6-14	62813	lzl19860420 2011-6-23 09:09
[求助] 如何通过NIOSII将bootloaders写入到flash	歪枣树 2011-6-22	16559	qqwang106 2011-6-22 21:16
[求助] vmf文件和仿真有什么关系？	歪枣树 2011-6-17	22911	歪枣树 2011-6-22 12:25
[求助] FPGA IO bank电平	110500623 2011-6-16	813868	110500623 2011-6-22 12:23
[求助] fpga布线资源	潶崎一护 2011-6-2	24672	Lawee 2011-6-22 12:12
[求助] FPGA有没有休眠模式？悬挂模式又是怎么回事？	shiyinjita 2011-6-20	23742	shiyinjita 2011-6-22 11:40
有没有哪位用过Spartan3AN的，请教内部FLASH的用法	nuaaqiang 2008-12-3	33022	yangzk 2011-6-22 10:32
[求助] VERILOG代码到VHDL代码	dlb05061131 2011-6-20	33872	jolepan 2011-6-21 22:21
[求助] 我这样理解latch对吗？ ...2	pengjunjun0807 2011-6-16	115853	alice19861211 2011-6-21 15:42
[求助] 帮我看下这个二级流水线加法器有什么问题？	418478935 2011-6-21	912001	418478935 2011-6-21 12:27
求助：有关DC综合和时序分析的书	laoguai142 2009-6-16	811099	eric_quan 2011-6-20 18:32
[讨论] 美华裔学者科研成果有望助互联网速度提高万倍	yuanwolf2008 2011-5-23	52921	yuanwolf2008 2011-6-20 15:51
[求助] xilinx下载电缆的排线能自己做吗？	microdisk 2011-6-18	12569	melon301 2011-6-19 23:10
[求助] modelsim仿真出现问题	faddist 2011-6-16	53752	melon301 2011-6-19 23:05
[资料] 请教各位xdjm，有 verilog 代码生成器吗？	hezh0301 2011-6-17	43188	down_load 2011-6-19 12:58
[求助] 如何在debuss (verdi) 中显示信号的全路径	Lawee 2011-6-15	37770	freeren_liming 2011-6-18 19:40
[求助] 推荐一下学习CPLD的书籍及开发板	蓝雨 2011-6-16	22847	mcupro 2011-6-18 15:54
[求助] [求助]自己做的除法器 ...2	songzijian87 2011-6-10	126800	songzijian87 2011-6-18 15:16
[求助] Ubuntu下面运行Artisan的编译器 ...2	fileid 2010-2-3	127000	sunrisewu 2011-6-18 01:00
[求助] 关于环形振荡器的问题	sunwind45 2011-6-17	32797	pengyoust 2011-6-17 20:10
[求助] quartusii 9.1sp2到modelsim-altera 6.5b 的仿真	ljyunsaosao 2011-6-14	53459	ljyunsaosao 2011-6-17 19:57
[原创] 双向端口load设置问题	chenzhao.ee 2011-6-17	03176	chenzhao.ee 2011-6-17 16:09
[求助] 关于cadence下 Verilog-xl使用问题	sxyjj227 2010-3-30	74897	IChina 2011-6-17 14:49
[求助] HSPICE和PSPICE有什么区别？	gouchangxu 2010-12-1	35175	feiante 2011-6-17 14:47
大量Verilog HDL教程集合 ...2 3 4 5 6..17	coland 2008-5-29	16641206	servingapples 2011-6-16 13:28
[求助] 请教混合仿真问题	jason.zhao 2011-4-28	33164	wolaile333 2011-6-16 13:16
[求助] ISE 11.5license 可以查看代码	dlb05061131 2011-6-16	04742	dlb05061131 2011-6-16 12:37
[求助] 大家推荐一本学习FPGA的好书 ...2 3	ab8780000 2011-5-3	278853	qd0090 2011-6-16 11:54
[求助] 这里的scalar outpu是什么意思？	sunyuanxin 2011-6-16	02019	sunyuanxin 2011-6-16 08:26
[求助] NAND circuit	sunyuanxin 2011-6-14	45118	sunyuanxin 2011-6-16 08:24
[讨论] 讨论下为什么要把时钟产生模块单独拿出来综合吗 ...2	wangxuede220 2011-6-11	108103	八部众生 2011-6-16 00:46
[求助] 请教RAM的问题	mingpangzi 2011-6-13	96019	圣斗士 2011-6-15 23:03
[求助] 用过xilinx PCIe IP的请进来	cuizehan 2010-8-22	23540	zrzf23 2011-6-15 22:56

1 ... 658 659 660 661662663 664 665 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

快速发帖

浏览过的版块

站长推荐 /1