在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 逻辑分析仪求助 半人小马 2011-6-10 14095 jjftt 2011-6-10 19:57
[求助] 求问如何把时序图与fsm状态机什么的结合起来? shawnelee88 2011-6-10 33616 l7951247 2011-6-10 19:53
[求助] 关于Verilog语言的请教  ...2 yanwang67 2011-6-8 155850 jjftt 2011-6-10 19:51
[求助] 怎样把altera fpga里面的配置数据读出来哈 uestcnn 2011-6-10 43860 asyou 2011-6-10 17:13
[求助] 想实现一个在视频上叠加直线并输出到显示器上的系统 netcoo 2011-6-10 52846 asyou 2011-6-10 17:12
[讨论] 如何用C做硬件描述 xiaobing2003 2011-6-10 22908 xiaobing2003 2011-6-10 16:28
[求助] 在FPGA上跑微处理器遇到的问题 huanguestc002 2011-6-7 82979 huanguestc002 2011-6-10 14:48
[讨论] 大家在xilinx中如何实现串并转换的 ? bengol 2011-6-9 16594 eatman3380 2011-6-10 14:29
[求助]!!setup time constraint的值有什么意义,用来约束什么呢 monef 2007-7-18 63938 zhouhh1023 2011-6-10 14:28
[解决] 基于FPGA的千兆网 skyccd 2011-6-10 14000 down_load 2011-6-10 12:16
[原创] asic, soc的区别以及fpga与asic的性能分析 潶崎一护 2011-6-1 46876 sonicsun 2011-6-10 11:39
[讨论] modelsim 中文显示问题 neumdx 2011-6-3 32771 heitai 2011-6-9 20:41
xilinx的DCM使用疑问?  ...2 ljsu0203 2009-10-8 116598 heitai 2011-6-9 20:39
求含两个或两个以上状态机程序设计的例子  ...2 becoll 2008-3-21 175344 yaoyaobluefox 2011-6-9 13:46
[原创] 异步fifo的深度,如何确定?  ...2 天天PDF 2011-5-14 1411919 Lawee 2011-6-9 13:39
[求助] library compiler 问题咨询 jungu 2011-5-25 31743 Lawee 2011-6-9 13:13
[求助] 大家好,请问有人对alteraFPGA内部资源消耗有研究的吗?关于消耗的资源问题 风间仁0 2011-3-29 53667 ljxpjpjljx 2011-6-9 11:10
[求助]如何使用dcm并添加约束? vcar 2005-11-8 55313 dlb05061131 2011-6-9 11:02
[求助] 预取结构 sunyuanxin 2011-6-9 02921 sunyuanxin 2011-6-9 08:32
[求助] DDR SDRAM 输出驱动曲线 sunyuanxin 2011-6-9 01820 sunyuanxin 2011-6-9 08:29
[求助] Urgent!!!!Tanner EDA 14.11 working examples Chi_Ho_Wong 2010-7-10 63512 zjhic 2011-6-9 00:07
[求助] 使用xilinx xilkernel系统生成web server问题 hxfwdzx 2011-6-7 37579 yuanwolf2008 2011-6-8 14:30
[求助] 自己一直无法理解赋值延时,请教一下各位。 418478935 2011-6-2 93485 yadog 2011-6-8 10:22
谁有能力用FPGA做MPEG2编码来合作。 laolv 2008-10-28 42635 asyou 2011-6-8 09:12
[求助] FPGA中截位  ...2 110500623 2011-6-7 1010195 jackertja 2011-6-8 08:59
[求助] 菜鸟求助fpga的一个配置问题 lpnoah 2010-7-3 12897 guofu2010 2011-6-7 23:05
[求助] verilog中的warning 99liwei 2011-6-6 94454 njithjw 2011-6-7 21:52
[原创] 请教一下这个verilogHDL编的程序错误怎么改  ...2 xiaoluo99 2011-6-5 157253 xiaoluo99 2011-6-7 14:55
[求助] 关于延迟 faddist 2011-6-7 23366 faddist 2011-6-7 10:51
[求助] 做过PDH的二次群复用器的么? guolh 2011-6-4 12319 guolh 2011-6-7 08:57
[原创] 有关做FPGA和ASIC设计代码风格的讨论,欢迎各位来谈谈自己的看法。 alexander21th 2011-6-6 44118 jackertja 2011-6-6 21:53
使用Verilog实现I2C时在仿真上遇到的困难,请各位赐教 highball 2007-4-13 65400 alexander21th 2011-6-6 19:43
[求助] Tanner 版图 shaozhen 2010-3-18 12251 zjhgfgl 2011-6-6 11:38
[求助] 在Tanner中能否直接由电路转换成版图? shaozhen 2010-3-17 22873 zjhgfgl 2011-6-6 11:36
[求助] 求关于乘法器的思路 ap1990 2011-6-6 02237 ap1990 2011-6-6 11:24
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-6 05:30 , Processed in 0.074999 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块