在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 3667|回复: 2

[求助] Gate array(像FPGA)设计属于Structured ASIC吗?

[复制链接]
发表于 2011-7-11 22:59:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
这类Structured ASIC也是RTL+Synthesis的方法实现吗?
发表于 2011-7-12 12:31:06 | 显示全部楼层
gate array处于fpga和asic之间,后两者都是rtl+syn,大家认为gate array怎么设计了?
回复 支持 反对

使用道具 举报

发表于 2011-7-12 13:09:33 | 显示全部楼层
如果不是前者的设计方法,那岂不是只有版图设计或者原理图设计方式了?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 00:36 , Processed in 0.029422 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表