modelsim_altera(6.4a)和quartusII 9.0 的联合仿真和分仿真,testbench编写和后仿真

wangyanke520

用modelsim_altera(6.4a)来进行VHDl的仿真，没有综合的功能仿真没有问题，但是在quartusII9.0 综合后，再在modelsim中仿真一直说无法获得设计单元，我的方法可能有问题，试了好几种也不行，一种把所有的文件都放在一个工程下，包括quartusII生成的.VHO 和.SDO文件，编译时包括.VHO文件一起编译到WORK库中，在WORK中选择testbench中的设计单元，进行仿真，出项，errer obtain the design,还一种我把，testbench测试源文件和.VHO和.SDO文件单独放在一个目录下，重现建立工程，WORK库，在编译，仿真，开始出现上述问题，希望高手指点。谢谢。