求助!关于quartus的综合!

xinchen.tang · 发表于 2011-7-18 09:29:23

能发一个更详细的报告吗？

xiaocanmeng · 发表于 2011-7-21 00:14:00

发一个报告看看。是不是设计问题或者约束问题？

求走 · 发表于 2011-7-26 21:54:42

看看时钟复位管脚以及管脚位置约束是否都全，如果还是那么少说明你的设计占你使用的器件资源很少。

kkman777 · 发表于 2011-7-26 23:24:05

是個好方法
也市一個好管道

kelvinbao · 发表于 2011-7-27 16:47:59

很有可能你某些信号，比如时钟漏掉了，综合的时候给优化掉了很多。
dlb05061131 发表于 2011-7-6 18:11

登录/注册后可看大图

This is the right answer, I met the same situation before.

cgssuccess · 发表于 2011-7-28 22:13:11

用synplify pro综合吧！

清扬如昀 · 发表于 2011-7-29 09:26:45

看看有没有给电路时钟和Reset信号

[求助] 求助!关于quartus的综合!