verilog可否综合的问题

luoyi_51 · 发表于 2010-9-1 22:43:46

good, for 语句还是不要让它综合了吧，

supergzy007 · 发表于 2010-9-3 22:58:11

2楼正解，其实很多情况用for比较清晰，如果做一个路由器，用for会极大减少代码量

tbsyc · 发表于 2010-9-4 15:08:01

长知识了。。。以前老师告诉我们就是尽量不要写循环，因为编译器有的强，有的弱。。。有的可以综合，有的不能

linglingfa · 发表于 2010-9-4 21:41:40

本帖最后由 linglingfa 于 2010-9-4 21:43 编辑

综合的时候，综合器会将for展开
只要for循环次数为常量，for中语句可综合，这个for循环就可以综合

lycxy521 · 发表于 2010-9-5 20:29:03

严重的谢谢楼主了啊!呵呵

bunengwang · 发表于 2010-9-6 17:01:04

哇，大家说的都很不错呀。个人也不喜欢用for循环

eatman3380 · 发表于 2010-9-8 12:47:31

For展開之後會很大, 而且很難控制說tool會把他綜合出甚麼電路

cllf · 发表于 2010-9-9 09:43:16

学习下

TTBZT · 发表于 2011-7-2 15:18:51

for综合木有问题，亲测

lcq19870 · 发表于 2011-7-3 13:17:11

主要是为了代码好看吧

[原创] verilog可否综合的问题