verilog可否综合的问题

yuanwolf2008

学习了啊，，，

peugeot407

感謝樓主！

neptune1983

for不是不能被综合，而是被展开
这样结构上就很不好控制
也不是很好理解，所以一般不建议使用
但是在给RAM或ROM赋初始值时可以使用的

fangzhaoff

TB的里用过 但是设计里边从没用过

bornforhappy

学习了

azurewind

我是从来不用的。

26032603

岁月流th

davidwx54

我知道用for语句描述的移位寄存器是可以综合的,例如：
always @ (posedge clk)
begin: A
integer i;
   for（i=0;i<15;i=i+1）
      out[i+1]<=out[i];
end

tdyizhen1314

对的 就是一个个都被展开的 很浪费资源  不推荐这样使用
2# eaglelsb

sagegao

#2正解。