数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31225|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 664 665 666 667668669 670 671 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 流片出来的SDRAM各别位出错.但BIST能通过	creese 2011-5-25	22219	creese 2011-5-26 09:10
[求助] 在拿到一个算法后要用Verilog实现应该从哪入手？	shiran 2011-5-25	83691	patrick007 2011-5-26 02:48
[求助] 请问如何使自己定制的IP挂在iic系统总线上？	happypighaha 2011-5-25	13171	fbdlhd1 2011-5-25 23:00
[求助] clock gating width problem	creese 2011-5-24	73553	acgoal 2011-5-25 22:07
[求助] dds 函数信号发生器实现移相问题 - [悬赏 50 信元资产]	xxzjwcrw 2011-5-18	33416	jlfeieee 2011-5-25 17:59
[求助]quartus&verilog测试	cockyolly 2009-5-13	13247	yi1116206 2011-5-25 12:43
[求助] 求助：门级的netlist到layout	ziyunzhao 2011-5-23	32740	taboo 2011-5-24 22:18
[求助] 降低Vdd和降低频率去改良首选那种	wumingxuer 2011-5-23	58488	taboo 2011-5-24 22:03
[讨论] 请教关于CRC效验	rafox 2011-5-24	35243	acgoal 2011-5-24 19:49
[求助] 子模块会占用更多的资源吗？	pengjunjun0807 2011-5-24	12740	acgoal 2011-5-24 19:42
[求助] 谁做过memory 请教下怎么生出GDS文件	wumingxuer 2011-5-23	13223	temll 2011-5-24 12:47
[求助] 求助ground name 被rename in ICC ECO flow	arnold1019 2011-5-18	14262	arnold1019 2011-5-24 10:12
[求助] 这两种Verilog写法有什么区别吗？不明白！ ...2	pengjunjun0807 2011-5-16	148640	roy_rao 2011-5-23 23:42
[求助] DC运行中的错误信息怎么查看	愤怒的小鸟 2011-5-12	75575	staceyhoney5 2011-5-23 21:38
大家给推荐一个好用的verilog hdl的编译器 ...2 3	bluefire 2003-9-5	2616415	dianzidaren1 2011-5-23 20:35
[求助] 有做过旋转增量式编码器的加减计数的吗？关于加减计数的误差问题。	pengjunjun0807 2011-5-18	35462	sanbeishui_1999 2011-5-23 16:13
求助：用VHDL语言设计多相滤波器	球球JK 2009-5-18	53360	ee_designer 2011-5-23 16:11
[讨论] 内建自测试和扫描链测试问题	雨打溪风 2011-5-23	02489	雨打溪风 2011-5-23 15:49
[讨论] 多次复位导致报错，FPGA问题求助	eetop_yx 2011-5-20	42993	ee_designer 2011-5-23 15:14
[求助] 准备学习FPGA 帮忙推荐些基础的书吧~	skdragony 2011-5-22	43070	ee_designer 2011-5-23 15:10
[讨论] 现在国外ic发展前景怎么样，是不是ic行业已经开始趋于下降期了 ...2	hawaii_e 2011-5-17	107041	陈涛 2011-5-23 14:55
[求助] modelsim仿真时遇到的错误	apolloooooo 2011-5-22	13375	gaurson 2011-5-23 13:26
[求助] 问大家个初级问题	liiru 2011-5-20	42567	110500623 2011-5-23 11:58
[求助] 急！ modelsim 双击文件又调起一个modelsim	feixianhu 2011-5-22	13152	feixianhu 2011-5-22 15:54
[求助] 为什么我的signaltap的stp文件非常大？	zyzfgpzgh 2011-5-22	02375	zyzfgpzgh 2011-5-22 10:00
[转贴] 被verilog 的信号敏感表弄有些糊涂了（转）	pengjunjun0807 2011-5-16	95931	anychao 2011-5-22 00:10
[求助] RAM模块如何验证功能	greenhope 2011-5-18	83505	anychao 2011-5-21 23:54
verilog reg变量问题 ...2	liumilan 2008-4-9	1611446	yesowen 2011-5-21 16:36
[求助] 一个IC团队的人员配置是怎样的啊？	edwin921 2011-5-20	73343	demonsolar 2011-5-21 09:22
在verilog中嵌套写case语句好不好 ...2 3 4	kaikai1981 2008-8-13	3124630	anychao 2011-5-20 23:57
[原创] Altera DDR2 SDRAM IP性能测试	tianlong998 2011-4-15	23447	gongchengshi3 2011-5-20 23:46
[求助] IO设计问题	lhm1003 2011-5-18	95838	asic_wang 2011-5-20 21:38
[讨论] 当ALWAYS超个两个边沿	irun2 2011-5-16	43001	qq847941010 2011-5-20 21:18
[求助] 求cmos数字集成电路分析与设计的答案，sung mo kang著	xmffsf 2011-5-20	02194	xmffsf 2011-5-20 19:46
[原创] 求教：FIFO的写时钟可以为非周期信号吗？	zhangtaozt 2011-5-19	63835	asic_wang 2011-5-20 17:44

1 ... 664 665 666 667668669 670 671 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31225|排名: 5

快速发帖

浏览过的版块

站长推荐 /2