在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 等高手解惑VHDL library和verilog预编译的区别 nishuiqiqiu 2011-4-1 76021 rotings 2011-5-3 14:59
[求助] ISE综合后仿真的问题 huanguestc002 2011-4-27 42986 dlb05061131 2011-5-3 11:28
[求助] 求助关于状态机的一个问题。 wwt142857 2011-4-30 93696 wwt142857 2011-5-2 21:53
各位大侠,怎么用Verilog设计串并转换电路啊  ...23 ylx1982504 2007-12-20 2510797 ajuehe 2011-5-2 14:11
要学SOC,需要什么平台? scholar 2007-3-19 63971 wen8201 2011-5-1 15:53
[讨论] 哪位朋友知道在catapult SL中调用Modelsim6.5SE失败的原因? 牧马人 2011-4-30 02360 牧马人 2011-4-30 22:04
[求助] FPGA方向选择 qiuxuezhe86 2011-4-1 54134 qiuxuezhe86 2011-4-29 15:04
[求助] 最大时钟频率是否跟Hold time有关 wumingxuer 2011-4-28 46193 jackertja 2011-4-29 08:52
[求助] ise和edk怎么相互调用? xiangql 2011-4-28 03147 xiangql 2011-4-28 21:20
问问Direct-Form Polyphase FIR滤波器的问题 wqy1985 2009-5-21 63796 liuguojia612 2011-4-28 00:00
[求助] modelsim仿真碰到奇怪的问题,有哪位大侠给解释一下。谢谢 newworkman 2011-4-7 43144 liuguojia612 2011-4-27 23:58
有高手做过码速恢复么??? guolh 2003-8-21 63044 AnswerLJ 2011-4-27 14:20
[求助] 急寻答案 ASK解调的verilog设计 gechangkuan 2011-4-1 22962 lclkzjp 2011-4-27 11:22
[讨论] 讨论LEON3 beifengwx1100 2011-4-23 12900 poiuyth 2011-4-26 23:27
[原创] 还有这样的verilog语句 hua2002100 2011-4-25 67703 liqz 2011-4-26 22:50
[求助] 【求助】安装dc的时候为什么linux包安不了??? pzchu 2011-4-26 22329 pzchu 2011-4-26 16:00
[求助] VHDL 是否支持条件编译 elec_zxm 2010-2-24 35928 nishuiqiqiu 2011-4-26 10:58
[求助] 请问如何用一片EPCS配置两片cyclone的FPGA? gavinc 2011-4-25 02517 gavinc 2011-4-25 21:15
[求助] 求助:有哪位大虾做过Dinigroup的FPGA板子开发吗? gg8_8 2011-4-25 02141 gg8_8 2011-4-25 17:59
[讨论] 异步时钟的问题  ...2 asyou 2011-4-22 106183 asyou 2011-4-25 17:17
Xilinx pci target设计参考  ...2345 dragonyoo 2003-9-5 4618860 weijie11 2011-4-25 17:14
[求助] VHDL的问题 sunyuanxin 2011-4-18 43122 dlb05061131 2011-4-25 13:41
[原创] 多边沿问题  ...2 yongmaster 2011-4-16 126842 dlb05061131 2011-4-25 13:27
语音编码问题求助 lijie789 2003-8-26 73848 meixiuer 2011-4-25 11:50
[求助] 关于case when 浪书生 2011-4-24 12438 jackertja 2011-4-25 11:10
紧急求助,异步FIFO!? forrest04 2006-10-19 64257 zhang2046 2011-4-24 19:10
[讨论] 讨论一个基础问题begin-end cihchenlin 2011-4-21 83584 jackertja 2011-4-24 11:13
[求助] ise中如何约束clk到非时钟pin richyhuang 2011-4-23 02995 richyhuang 2011-4-23 23:56
[原创] systemverilog 如何编写时钟 huning361 2011-4-21 64510 qq847941010 2011-4-23 23:46
[求助] 安装2006.06DC 出现的问题 pzchu 2011-4-8 84841 lovelaner 2011-4-23 23:39
[求助] TESTBENCH测试文档如何写?  ...2 pofeng 2010-8-13 126745 wingedsteed2008 2011-4-23 19:23
求助:哪位朋友有用Verilog语言写的C8259的验证代码 liyuyun 2007-5-14 22766 lovelaner 2011-4-23 17:47
[求助] LVTTL电平在1.5V左右会不会翻转 mosou 2011-4-23 02372 mosou 2011-4-23 17:04
[求助] 怎么入门学习啊。。。 疯狂小诗 2011-4-21 43466 zhou_jin1215 2011-4-23 15:31
有没有真正用systemverilog做设计的? zhhy3818_yahoo 2009-5-21 93601 bukubuku 2011-4-23 15:29
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-6 05:29 , Processed in 0.074051 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块