设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › clock gating width problem

返回列表发新帖

查看: 3554|回复: 7

[求助] clock gating width problem

发表于 2011-5-24 14:20:23 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

clock gating width problem

hi,all.我在综合时插入ICG, 后仿时发现有的clock gating输出的时钟脉冲很短,只有0.86ns(系统时钟是11.62). 查了一下原因,发现该gating输出的clock是被gating的EN拉下的,gating的EN端被register A的Q端驱动, 所以与register A的CK端的clock skew有关,各位有遇到这种情况吗?是怎么解决的呢?

不知我说明白了没有...

相关帖子

回复

使用道具举报

发表于 2011-5-24 17:29:43 | 显示全部楼层

用与门来gate通常会有毛刺，
试试用或门。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-5-24 19:46:45 | 显示全部楼层

register A的CK和gating clock不是同源的吧，那么着个信号“register A的Q端”在从CK时钟域到gating clock的时钟域有没有做同步呢？这个是gating clock在跨时钟域的时候常见问题。而且前仿还发现不了，一定是带SDF的后仿才有。

回复支持反对

使用道具举报

楼主| 发表于 2011-5-24 20:06:51 | 显示全部楼层

回复 3# acgoal

register A的CK和gating clock是同一个clock的generated clock,是同源的。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-5-24 20:57:22 | 显示全部楼层

什么是ICG ？

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

楼主| 发表于 2011-5-25 09:05:58 | 显示全部楼层

ICG自己去查

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-5-25 17:43:46 | 显示全部楼层

换个cell，CK换作CKN的，用下降沿采

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-5-25 22:07:11 | 显示全部楼层

" register A的CK和gating clock是同一个clock的generated clock,是同源的。"
这里的同源，包含同频吗？频率一样的？

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /2

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-28 01:41 , Processed in 0.018083 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表