在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3102|回复: 5

求助:用VHDL语言设计多相滤波器

[复制链接]
发表于 2009-5-18 18:04:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位高手,我需要用VHDL语言设计一个多相滤波器组,由于我没有系统的进行过硬件设计,是一个新手,所以不知道如何下手,具体的设计步骤和需要注意的问题是什么,想请热心的大侠们指教一下,不胜感谢
 楼主| 发表于 2009-5-18 18:14:09 | 显示全部楼层
如果哪位大侠能够给个例子的话,不胜感激
 楼主| 发表于 2009-5-20 12:32:21 | 显示全部楼层
自己顶一下
发表于 2011-5-21 11:47:46 | 显示全部楼层
回复 3# 球球JK


   同求!VHDL 或是Verilog HDL都可以
发表于 2011-5-21 22:09:53 | 显示全部楼层
这个,如果算法熟悉的话,应该不是很难的东西啊。
除非阶数很高,要做下定点仿真。
发表于 2011-5-23 16:11:01 | 显示全部楼层
好像以前有一个xilinx工程师写的文档讲了这方面的实现的,挺不错的,你找一下说不定有用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-30 07:49 , Processed in 0.023036 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表