在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 3376|回复: 3

[求助] Altera的TimeQuest的input delay的min值和max值

[复制链接]
发表于 2010-12-24 15:20:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
Altera的TimeQuest的input delay的min值和max值是不是就可以理解为数据从上一级芯片经过PCB走线到达FPGA的大概时间范围?
发表于 2011-2-21 13:45:01 | 显示全部楼层
仍然不清楚,希望高手回答
回复 支持 反对

使用道具 举报

发表于 2011-2-22 09:16:10 | 显示全部楼层
input delay 和output delay 都是为了告诉FPGA管脚信号在外部的走线情况,一遍工具能恰当的布线和告警
回复 支持 反对

使用道具 举报

发表于 2011-7-5 11:14:44 | 显示全部楼层
从分析软件中critical warning中的提示去进行设置,是不是可以啊
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-7 03:54 , Processed in 0.015463 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表