|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
有段程序是这样的:
module time_test( clk,reset,data_in,data_out
);
input clk,reset;
input [1:0] data_in;
output [1:0] data_out;
reg [1:0] data_t1,data_t2;
wire clk2;
assign clk2 = ~clk;
always @(posedge clk or negedge reset)
if(reset == 1'b0)
data_t1 <= 2'b0;
else
data_t1 <= data_in;
always @(posedge clk2 or negedge reset)
if(reset == 1'b0)
data_t2 <= 2'b0;
else
data_t2 <= data_t1;
assign data_out = data_t2;
endmodule
布局布线后的时序报告中有条信息:
Maximum Data Path: data_t1_0 to data_t2_0 :1.513ns
而这条路径延时决定了最大时钟频率,可不可以把这2个寄存器的延时约束小点,杂个设置约束呢,请教哈高手。 |
|