在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7578|回复: 7

[求助] xilinx的两三个bank不供电,是否会引起fpga工作不正常?

[复制链接]
发表于 2016-9-27 08:04:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在遇到了一个bug,程序比较大,出现的现象是仿真现象和FPGA硬件实现结果不同,即FPGA跑到不正常,
忽然想起来板子上有2个bank是未供电的,但并没有用这两个bank的IO口,

我现在的疑问是,会不会是因为不给bank供电,FPGA内部有些逻辑是跑不起来的?

请大神指点下。
发表于 2016-9-27 10:49:20 | 显示全部楼层
没用到bank的io口那bank里的逻辑门呢?
一起等待大神解答
发表于 2016-9-27 10:53:27 | 显示全部楼层
最好供电啊,
发表于 2016-9-27 13:24:53 | 显示全部楼层
所有bank必须供电,无论是否使用
发表于 2016-9-27 13:47:05 | 显示全部楼层
我暂时接触过的都是不用bank也供电的,画图的时候加上嘛,保险一点
发表于 2018-9-12 01:16:24 | 显示全部楼层
回复 1# fkl523


所有的BANK的IO电压都必须连接到一个电源轨上,即使这个BANK完全没有用到。原文在赛灵思的应用笔记UG393的第29页里:
The VCCO pins for a bank should all be tied to a supply rail, even if the bank is completely unused.

应用笔记

应用笔记

发表于 2021-12-6 16:53:54 | 显示全部楼层


这不是在UG393里面吧
发表于 2022-1-19 14:29:11 | 显示全部楼层


零下12度半 发表于 2021-12-6 16:53
这不是在UG393里面吧


是的,我写错了。。应该是UG394。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 19:51 , Processed in 0.034354 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表