数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31224|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2025-1-14
隐藏置顶帖按网友需求，收集的ISSCC 2008~2025 资料汇总 ...2 3 4 5 6..258	jackzhang 2024-11-29	2570103580	jiangming_26 昨天 00:44
隐藏置顶帖工业电子元器件物料在线查询下载 ...2 3 4 5 6	jackzhang 2024-6-3	5457284	xz66 7 天前
隐藏置顶帖重奖500积分！下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》 ...2 3 4 5 6..22	jackzhang 2025-7-8	21241747	HerroJerry 前天 08:33
隐藏置顶帖请不要上传TSMC的工艺库等资料，这个属于侵权行为，请不要再上传了 ...2 3	jackzhang 2013-11-29	2740962	Ecooq 2025-9-26 17:21
隐藏置顶帖贺“华大九天PyAether专区”开版一周年！10000信元+手机U盘等海量丰厚好礼大派送 ...2 3 4 5 6..33	论坛管理员-1 2025-9-21	32432961	zzy2442 昨天 09:50
隐藏置顶帖【大模型训推框架方向测试lead】创芯人才网猎头服务职位推荐	创芯讲堂运营 2025-9-19	03682	创芯讲堂运营 2025-9-30 10:43
隐藏置顶帖 2025 TI 嵌入式技术实验室研讨会和DLP®技术创新研讨会分会场 \| 北京+西安	jackzhang 2025-9-30	01151	jackzhang 2025-9-30 12:09

	Yuki_IC2024-12-1	510434	zhh1242025-5-20 21:53
vhdl实现DES算法 ...2 3	du139123456789 2008-4-17	23783105	风释怀 2017-11-23 14:09
i2c协议 ...2 3 4	atuhappy 2003-11-2	39259580	石头111 2020-5-11 11:51
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..89	buley 2011-9-8	889239977	chinest2010 6 天前
[原创] cadence IUS9.2 ncverilog安装方法，环境设置，原创。 ...2 3 4 5 6..87	lsqswl 2011-12-4	860204923	colindeng 2024-9-19 12:43
[原创] 两个剧牛的数字电路——异步时钟切换和倍频精华3 ...2 3 4 5 6..35	wice3 2007-1-25	344162964	lazawei 2023-10-26 15:39
[原创] 个人写的DDR3的工作原理，欢迎大家拍砖！精华1 ...2 3 4 5 6..47	dzplay 2015-5-23	466157419	Jimoas 2025-7-18 18:34
[原创] low power RTL 设计优化精华3 ...2 3 4 5 6..34	yaya126 2017-9-9	334157076	gogosquid 2025-9-26 14:59
[原创] 工作10年的工程师的心得精华1 ...2 3 4 5 6..60	dodoee 2009-11-12	598150348	EEbits 2024-8-20 13:52
[求助] 该学哪门语言？SystemVerilog VS SystemC ...2 3 4 5 6..26	albe2t 2011-11-22	260149713	871370416 4 天前
[原创] 数字典型电路知识结构地图，请大家参考，也希望积极补充！精华3 ...2 3 4 5 6..30	rosshardware 2018-9-4	298145156	communicator 2025-8-16 00:52
[原创] 数字集成电路设计，我的梦精华3 ...2 3 4 5 6..29	aidepei 2008-12-3	280138397	gjgtaylor 2025-4-24 12:22
[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】精华3 ...2 3 4 5 6..24	Timme 2012-8-10	239135933	芯星 2021-6-7 20:26
[原创] IC前端设计絮论精华2 ...2 3 4 5 6..33	jackertja 2011-5-3	324128897	lmc15063013 2023-4-4 20:03
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..19	komatsu001 2016-10-27	182128817	zengjia1106 6 天前
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题 ...2 3 4 5 6..21	RainskyXiang 2010-9-17	209128083	苍天有井自来空 2024-8-6 22:34
[调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？ ...2 3 4 5 6..26	hongbutiao 2012-11-27	251124757	871370416 2025-10-16 14:19
【转】我的FPGA学习历程 ...2 3 4 5 6..12	hu200298 2008-12-4	114115605	Yang_fpga 2025-8-15 15:30
[原创] 数字IC工程师的技能树精华3 ...2 3 4 5 6..22	arthur_wang_orz 2012-2-3	212115602	wufeng233 2024-7-24 11:02
[原创] 关于AHB总线verilog代码实现（design篇）精华3 ...2 3 4 5 6..20	hbhbts 2013-12-5	191111915	ych634227759 2024-9-27 14:56
[原创] 中国高科技行业现状精华3 ...2 3 4 5 6..23	dodoee 2011-1-26	227110081	gavin99 2024-12-13 09:17
[原创] Verilog基本电路设计之一（单bit跨时钟域同步）精华3 ...2 3 4 5 6..14	杰克淡定 2016-6-15	131108743	Ali0617 2025-5-15 11:05
[讨论] 今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？精华3 ...2 3 4 5 6..15	hiwzy 2016-9-11	144108478	宇子啊 2025-8-23 22:01
[调查] 集成电路设计是选模拟方向好还是数集或者射频？ ...2 3 4 5 6..18	mos管 2012-5-13	174107816	daviehj 2025-7-31 00:34
[资料] Vivado使用误区与进阶 PDF 精华3 ...2 3 4 5 6..30	zhouph 2016-8-3	297102358	qwe9991 2023-12-19 20:23
[资料] Verilog超详细教程 ...2 3 4 5 6..35	zxopenwgb 2016-9-18	34797304	JOSHAU 2025-10-10 21:31
[统计] 大家用哪家FPGA公司的产品 ...2 3 4 5 6..18	thomas66 2012-4-6	17693340	871370416 7 天前
[原创] 用FPGA实现简单的UDP/IP通信精华3 ...2 3 4 5 6..19	dogbear2245 2017-1-16	18190501	zxr789 2024-4-15 22:30
[原创] 我对IC设计流程的一些理解（数字IC部分）精华3 ...2 3 4 5 6..16	zlmdmeail_80 2007-10-9	15988018	zhzhi063 2025-1-10 10:11
[原创] 基于FPGA之低速协议设计实验手稿及源码精华3 ...2 3 4 5 6..19	qinzhanao 2015-8-5	18987738	苦学僧 2022-8-25 17:29
[原创] FPGA的用途及前进之路精华1 ...2 3 4 5 6..12	henghengnana 2011-8-29	11087481	xiaowuzxc 2023-1-18 13:35
[原创] 跟着我从零开始入门FPGA（一周入门XXOO系列）精华3 ...2 3 4 5 6..13	McuPlayer2013 2013-3-26	12586786	xutao8 2022-10-10 17:21
[原创] Verilog基本电路设计之二（时钟无缝切换）精华3 ...2 3 4 5 6..12	杰克淡定 2016-6-16	11686069	cmmjava 2024-4-4 13:47
	论坛管理员-12024-11-18	17737335	fpga_c2025-6-16 11:11
FPGA与88E1111千兆以太网实现—硬件精华1 ...2 3 4 5 6..17	topggmq 2014-11-25	16882759	zero_xyz 2020-5-1 11:07
[原创] 大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问 ...2 3 4 5 6..23	weijiaming 2014-3-31	22982305	heidong123 2022-2-26 11:40
[资料] AXI3 AXI4 protocol巨详细分析，有助于准确理解协议 ...2 3 4 5 6..28	masaka_xlw 2016-9-14	27981448	luminate 2025-7-7 15:09

12 3 4 5 6 7 8 9 10 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31224|排名: 5

快速发帖

浏览过的版块

站长推荐 /2