数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30141|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 13 14 15 161718 19 20 21 ... 862 / 862 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] verdi安装不成功运行license出问题 - [悬赏 500 信元资产] ...2	yuanhong96 2017-4-12	1314570	jiangwencheng 2023-7-30 13:35
大家觉得大三下学期开始学fpga晚不？ ...2 3 4 5 6	baiyanfu 2006-12-1	5914518	basildy 2007-8-11 14:51
[原创] FPGA的flash不能烧写 ...2	234764218 2011-4-13	1714527	baowenhit 2015-4-16 08:51
对RTL设计有一定了解后怎么提高自己在ASIC前端设计的能力？ ...2 3 4 5 6..7	hujunilove 2009-9-10	6114527	jackwei1987 2022-3-1 19:33
[求助] 【求助】modelsim-altera 6.6d 破解在quartus 11.0中不能使用 ...2 3	linuxve 2011-8-7	2114490	肖伟903 2016-1-12 13:20
[求助] 求教，verilog里面能在if语句中使用assign吗 ...2 3	john3851 2011-9-29	2214531	mm201 2012-4-16 22:29
[求助] 小波变换的FPGA设计交流	sja_hello 2010-3-3	314509	徐小乐 2013-12-19 09:28
[讨论] Verilog直接用除号“/”的讨论	fkl523 2014-3-1	914498	wgej1987 2014-3-3 11:01
[求助] Aurora 8b/10b IP模块的问题 ...2 3	lijinsong1986 2010-8-15	2914518	zm2903003030 2019-5-8 11:21
[原创] 关于xilinx的pcie仿真说明！！！！pcie仿真建议看一下 ...2 3	shiyinjita 2014-3-31	2214417	youngman1987 2021-10-26 11:05
浅谈VHDL/Verilog的可综合性以及对初学者的一些建议 [网上看到的资料] ...2 3 4 5 6	瓦片小屋 2006-10-8	5314416	吴国耀 2016-4-17 01:04
我看FPGA现在难以取代FPGA+DSP的架构，这段时间的思索总结 ...2 3 4	zhj1985 2009-3-20	3914457	YK168 2020-1-20 10:14
[求助] 请各位牛人帮忙，Quartus II在用hex初始化rom问题 ...2	浩然若枫 2013-9-16	1314416	鸿鹄部落 2014-1-18 16:11
FPGA的反向逻辑设计 ...2	taurian 2009-11-23	1214399	wei19882004 2022-8-31 13:54
[讨论] 需不需要专门开个PCI/PCIE的帖子？ ...2 3 4 5 6..7	shiyinjita 2013-8-5	6514395	colin354 2014-3-25 00:02
[求助] verilog中的存储器初始化问题 ...2	l2002924700 2011-12-12	1814404	工大鱼肉 2014-8-13 10:44
[求助] 请问高手 verilog 循环要如何写才能通过综合编译？ ...2	melinda 2010-12-8	1714387	liusuxiao 2018-12-24 15:44
寻：调用除法器的IP核的verilog例子	Lydia_yy 2007-5-27	614400	edwardk 2018-12-18 08:47
[调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市 ...2 3 4	senasdf 2022-7-19	3314405	binnq 昨天 14:27
[原创] 关于在VCS 中生成fsdb文件，也就是用verdi来调试的文件按 ...2 3 4	dlb05061131 2011-1-10	3514373	Holon_zhang 2015-11-16 14:30
Verilog中如何使用D触发器来实现延时 ...2	angela 2004-7-11	1314361	mhyou 2017-4-16 12:48
[求助] 关于modelsim的readmemh的问题	moodangel 2012-9-12	314432	moodangel 2012-9-12 10:58
[求助] 如何设计线性反馈移位寄存器(LFSR)	window_blinds 2017-10-17	614369	纵横 2023-1-8 10:46
xilinux 和altera的FPGA各自优势在哪？ ...2 3 4	ntlnt 2006-7-23	3314357	TonDi 2015-11-6 19:08
[原创] XILINX GTX/GTP 使用小结 ...2 3	lucien_1986 2012-3-8	2314396	qiurijian 2017-9-4 19:40
[求助] Modelsim 仿真出错 “Module 'IBUFG' is not defined” ...2	lbcumt 2015-1-26	1314325	zhaoxinghaixd 2017-1-10 17:32
问：滤波器的本质，是如何滤波的？ ...2 3	windzjy 2007-9-3	2814325	请用心浇灌我 2022-8-22 09:12
[求助] 关于AXI总线VALID和READY信号间的关系 ...2	小鸟探戈 2012-10-8	1314362	glace12123 2015-3-6 00:24
哪位在linux下用过quartusII??	mrqingfeng 2007-6-18	114313	mrqingfeng 2007-6-21 08:29
[求助] altera新建工程时device的选择	wdzic_fbb 2011-8-22	214339	wdzic_fbb 2011-8-22 17:30
[资料] 如何以硬件思维看穿你的verilog ...2 3 4 5 6	MACROY 2018-1-23	5114324	sugarlovestudy 2024-1-10 14:11
[求助] 求大神指导如何在时序仿真中查看内部信号 ...2 3 4	lvlv2011 2012-6-27	3014246	zxcvbnma3202 2018-7-7 01:24
Xilinx pci target设计参考 ...2 3 4 5	dragonyoo 2003-9-5	4614225	weijie11 2011-4-25 17:14
[资料] Quartus9.1软件的安装包和破解包 ...2 3	9065574912 2013-5-18	2314205	vinocherish 2017-10-13 20:41
[求助] 请教一个PHY芯片的问题，调试的时候出现的问题 ...2	wjk2009 2014-7-11	1914246	i0977454522 2023-12-4 11:05

1 ... 13 14 15 161718 19 20 21 ... 862 / 862 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30141|排名: 6

快速发帖

站长推荐 /2