对RTL设计有一定了解后怎么提高自己在ASIC前端设计的能力？

yangkaiqu · 发表于 2009-11-25 19:37:24

感觉都很老火啊！学精不容易啊！

sue0927 · 发表于 2009-11-26 16:19:27

VHDL和Verilog?

visonwong · 发表于 2009-11-26 21:55:38

可以考虑加强以下几方面1. 多了解前端设计工具比如Design Compiler, Power Compiler
2. 低功耗设计技术及要求。
3. 加强系统设计的理论和了解。做ASIC设计只会写HDL竞争力不大。
4. 精通STA
5. 熟悉数字设计里的 ...
goliath 发表于 2009-9-18 01:15

登录/注册后可看大图

这不愧是一个有效的方法，但也要多动手，多学习例子。