在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: hujunilove

对RTL设计有一定了解后怎么提高自己在ASIC前端设计的能力?

[复制链接]
 楼主| 发表于 2009-11-19 10:43:56 | 显示全部楼层


可以考虑加强以下几方面1. 多了解前端设计工具比如Design Compiler, Power Compiler
2. 低功耗设计技术及要求。
3. 加强系统设计的理论和了解。做ASIC设计只会写HDL竞争力不大。
4. 精通STA
5. 熟悉数字设计里的 ...
goliath 发表于 2009-9-18 01:15





见解很到位!

感谢指导!
发表于 2009-11-19 23:51:34 | 显示全部楼层
挣钱下书……
发表于 2009-11-22 10:52:34 | 显示全部楼层
dingding
发表于 2009-11-22 15:30:51 | 显示全部楼层
学习~~
发表于 2009-11-22 17:01:32 | 显示全部楼层
有道理!
发表于 2009-11-22 17:29:04 | 显示全部楼层
发表于 2009-11-22 18:38:24 | 显示全部楼层


可以考虑加强以下几方面1. 多了解前端设计工具比如Design Compiler, Power Compiler
2. 低功耗设计技术及要求。
3. 加强系统设计的理论和了解。做ASIC设计只会写HDL竞争力不大。
4. 精通STA
5. 熟悉数字设计里的 ...
goliath 发表于 2009-9-18 01:15



说得不错
发表于 2009-11-24 16:48:55 | 显示全部楼层
do more and more.
发表于 2009-11-25 12:21:46 | 显示全部楼层
多做项目才是王道
发表于 2009-11-25 16:54:50 | 显示全部楼层
感觉前端设计除了HDL好像没什么了吧
要做验证的话 可以再这个上面下点功夫
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 15:57 , Processed in 0.021030 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表