在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: hujunilove

对RTL设计有一定了解后怎么提高自己在ASIC前端设计的能力?

[复制链接]
发表于 2009-12-24 05:07:33 | 显示全部楼层
The Designer's Guide to VHDL
发表于 2009-12-24 05:13:09 | 显示全部楼层
VHDL Coding and Logic Synthesis with Synopsys
发表于 2009-12-26 15:57:53 | 显示全部楼层
练习,练习在练习
发表于 2009-12-27 11:47:54 | 显示全部楼层
做项目才是最重要的
等你做了一两个项目了,对工具基本熟悉了
重要的就在算法和架构上面了
做底层的设计人员基本都是苦力
只有在实际项目中锻炼,努力让自己对架构的设计提高才是发展的方向
发表于 2009-12-30 15:31:40 | 显示全部楼层
关注下项目的背景,比如SOC的多了解些总线,通信的看看协议啦
就像光会C也干不了啥
发表于 2010-2-10 15:33:37 | 显示全部楼层
我还是觉得做项目最有用。
看书没用,大部分都烂得要死,有经验的人没空写书滴。
发表于 2010-2-10 15:34:59 | 显示全部楼层
我还是觉得做项目最有用。
看书没用,大部分都烂得要死,有经验的人没空写书滴。
发表于 2010-2-13 17:39:40 | 显示全部楼层
还是要通过做具体项目来提高!
发表于 2010-2-13 17:41:01 | 显示全部楼层
还是要通过做具体项目来提高!
发表于 2010-2-16 23:44:37 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 15:13 , Processed in 0.019252 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表