设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 浅谈VHDL/Verilog的可综合性以及对初学者的一些建议 [网 ...
123456
返回列表 发新帖
楼主: 瓦片小屋

浅谈VHDL/Verilog的可综合性以及对初学者的一些建议 [网上看到的资料]

[复制链接]
发表于 2007-11-15 23:56:03 | 显示全部楼层
DDDDDDDDDDDDDDDDDD
回复 支持 反对

使用道具 举报

aman155
发表于 2007-11-16 00:59:33 | 显示全部楼层
说的不错，谢谢楼主
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2007-12-19 16:27:40 | 显示全部楼层
有道理.
回复 支持 反对

使用道具 举报

发表于 2016-4-17 01:04:01 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

123456
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-27 13:13 , Processed in 0.208616 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表