在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 瓦片小屋

浅谈VHDL/Verilog的可综合性以及对初学者的一些建议 [网上看到的资料]

[复制链接]
发表于 2007-6-21 15:27:18 | 显示全部楼层
支持,初学者必看
发表于 2007-7-6 14:04:11 | 显示全部楼层
嗯,嗯,刚想要了解一下,8错
发表于 2007-7-9 19:28:18 | 显示全部楼层
不錯不錯!
发表于 2007-7-10 09:06:58 | 显示全部楼层
说得不错
友情支持一个
发表于 2007-8-23 21:31:24 | 显示全部楼层
:victory::victory:
发表于 2007-8-26 23:57:22 | 显示全部楼层
很有道理的
发表于 2007-8-30 23:41:54 | 显示全部楼层
讲得不错,,呵呵,,

后面,,稍微有点看不太懂的说~~
发表于 2007-9-7 12:02:37 | 显示全部楼层
谢谢分享。很好。收下了。
发表于 2007-9-8 16:34:07 | 显示全部楼层
流传很广的一篇很不错的文章,顶一下
发表于 2007-9-9 04:36:06 | 显示全部楼层
HDL综合的优化过程是系统自身的优化判断
真正要考虑很多其他因素来手工优化的话 就要研究很多细节了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 22:33 , Processed in 0.027929 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表