在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 求帮助,是否有需要购买fpga开发板  ...2 holliwood 2012-4-14 164763 neufeifatonju 2014-1-16 10:27
[求助] 大家有没有用FPGA做OV7670图像采集  ...2 lqs石头 2012-4-17 165992 MyRoger 2016-5-29 05:39
[原创] 请教该表达式的verilog实现(已解决)  ...2 atlandis 2012-4-24 165730 zongkai2003 2012-4-26 09:07
[求助] 在verilog赋值语句之前加延时信息可以被综合吗?  ...2 sages 2012-5-6 1611980 Captain_Rail 2020-11-19 16:58
[求助] 请大家给个建议,我现在快被给逼疯了!  ...2 七尺男儿 2012-6-9 163761 七尺男儿 2012-6-11 10:54
[讨论] 研二学生对发展规划的困惑  ...2 longxigen 2012-6-13 164569 78415024 2012-6-29 21:14
[求助] ISE综合后summary内容不更新  ...2 ICRFID 2012-7-7 166360 dicky 2014-2-10 19:21
[求助] 图像处理 存储 fpga  ...2 zhaow0422 2012-7-15 165477 mafei118121 2018-12-20 15:05
[求助] 求助关于同时使用3个DCM的问题  ...2 摩根对冲 2012-7-23 166842 yuayuuu 2012-9-21 10:27
[讨论] 数字前端和后端的区别???  ...2 zhrscut 2012-8-9 167647 zgj07 2012-9-17 10:40
[讨论] 幸福的烦恼  ...2 南盗 2012-10-20 164554 南盗 2012-10-22 18:28
[求助] Quartusii无法生成sof文件,pof文件存在  ...2 赏月人 2012-11-9 1624451 samwell 2018-1-24 10:43
[求助] FPGA选型  ...2 conghung2012 2012-11-9 166921 yuchen576 2015-11-17 14:09
[求助] verilog的问题 attach_img  ...2 fengyiyong 2012-11-26 163377 fengyiyong 2012-11-30 19:45
[求助] 哪位大侠给一个altera pcie硬核设计的例程 attachment  ...2 guolh 2012-12-12 168989 guolh 2020-5-7 16:48
[求助] 请教PTPX的使用问题  ...2 zhaokang233 2013-1-6 169123 布丁1号 2020-4-1 20:51
[求助] 请教一下异步Reset和时钟同步的问题 attach_img  ...2 orlye 2013-1-7 1610930 愤斗的香蕉 2022-12-6 23:38
[调查] 可综合Verilog语句  ...2 郭希训 2013-1-15 166513 693294195 2014-3-6 16:29
[求助] 关于锁存器的时序分析问题  ...2 dkjhl623 2013-1-16 168707 Love24 2022-3-1 18:18
[原创] 为Java在SystemVerilog中的原配地位正身 attachment  ...2 chlalex 2013-4-5 167121 huao007 2020-5-7 00:26
[求助] ram和cache有什么区别啊??? attachment  ...2 yic2000 2013-4-10 1616035 baihushan 2019-2-27 16:25
[原创] 现在FPGA前段设计是不是主要是设计IP核??  ...2 iter_1 2013-4-30 1615405 ao.xang 2015-5-7 11:25
[求助] 这个有帮忙看看的吗?verilog attach_img  ...2 shift2011 2013-4-30 166199 2ki 2013-6-5 19:10
[求助] 我也来问个后仿出现x态的问题  ...2 绿茶盖儿 2013-5-7 164525 wgej1987 2013-6-26 19:20
[求助] 求帮助呀~~~整数DCT变换的verilog代码 attachment  ...2 zh幸福 2013-5-18 168666 千里路行者 2021-12-2 11:09
[资料] An Overview of DPD Algorithm and Techniques attachment  ...2 691564736 2013-5-25 167322 etopjp 2024-1-17 20:46
[求助] 求高手帮我看看这个结构在fpga里边有什么好的办法实现 attach_img  ...2 yong19891101 2013-5-26 164324 ivor_kandy 2013-5-29 21:50
[讨论] 如何用HDL实现2.5分频,且占空比是50%呢? attach_img  ...2 HADIST 2013-7-20 165002 39123811 2013-7-26 14:05
[原创] aurora 8b10b核的例化使用问题  ...2 cxh428 2013-8-1 1612187 liukelihui 2015-11-26 11:44
[求助] 请问如何写pcie的testbench?这一两年在做交换机,驱动更不是fpga工程师写  ...2 zhicc 2013-8-14 169934 小白小白123 2021-1-8 16:00
[转贴] IC设计流程及各阶段工具使用  ...2 风展位 2013-11-8 167963 江湖人92 2023-8-1 14:29
[讨论] 上位机程序通过网口下载至FPGA  ...2 zl138764 2014-1-4 166462 国科海天 2016-1-26 17:26
[求助] XILINX 的USB IP 有谁用过吗?是不是要付费的啊?  ...2 hongyijia13 2014-1-12 1611562 omnik 2021-8-22 18:01
[求助] 已经半个月了,特权同学的SDRAM控制器实验还是没有调通。。求助顶级的大神们。。。 attachment  ...2 fkl523 2014-2-24 166795 fkl523 2016-4-14 22:25
[求助] 求一个用FPGA板和PC通信的小实验方案  ...2 ttxs2009 2014-2-26 163419 Timstory 2014-4-10 17:20
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-28 06:28 , Processed in 0.061567 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块