设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 这个有帮忙看看的吗？verilog
12
返回列表 发新帖
楼主: shift2011

[求助] 这个有帮忙看看的吗？verilog

[复制链接]
wuyuehang
发表于 2013-5-8 21:50:58 | 显示全部楼层
合理切割操作，做成流水线就行。3个latency之后就可以用
回复 支持 反对

举报

kka
发表于 2013-5-9 00:54:20 | 显示全部楼层
感謝各位大大的分享...這是乒乓的架構是媽?
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jacky.sun
发表于 2013-5-17 16:13:34 | 显示全部楼层
pipeline
回复 支持 反对

举报

yadog
发表于 2013-5-17 16:45:00 | 显示全部楼层
这是面积vs速度的典型例子
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wat__fir
发表于 2013-5-20 15:53:37 | 显示全部楼层
x和y根本没有交集呀，你画的图没错吗
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

moshushi_xiang
发表于 2013-5-23 17:03:05 | 显示全部楼层
就四个字“分时复用”
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

2ki
发表于 2013-6-5 19:10:07 | 显示全部楼层
回复 6# sinco008


   顶，分时处理。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 03:34 , Processed in 0.018881 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表