请教该表达式的verilog实现（已解决）

atlandis · 发表于 2012-4-24 23:09:36

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 atlandis 于 2012-4-25 17:28 编辑

请教signal2
= ceiling (signal1 * 25.5) 的verilog实现
希望大家不吝赐教。

ceiling指向上取整，比如24.2，取整为25
根据下面同学的指导，问题已解决，谢谢啦，哈, 稍作修改，

1 位或代替位与
2 >>优先级最低，加括号

tmp = signal1 * 102;
signal2 = (tmp>>2) + |tmp[1:0]

zongkai2003 · 发表于 2012-4-25 09:19:51

tmp = signal1 * 102;
signal2 = tmp>>2 + &tmp[1:0]

atlandis · 发表于 2012-4-25 09:49:10

回复 2# zongkai2003

tmp = signal1 * 102;
signal2 = tmp>>2 + &tmp[1:0]

好厉害，哈，但是我觉得是不是把&改成|呢？

阿社君 · 发表于 2012-4-25 09:50:59

tmp = signal1 * 102;
signal2 = tmp>>2 + &tmp[1:0]
zongkai2003 发表于 2012-4-25 09:19

登录/注册后可看大图

厉害，牛人请受在下一拜

atlandis · 发表于 2012-4-25 09:56:46

回复 4# 阿社君

牛人暂时不在，你还是先起来吧。哈，你觉不觉得应该是位或|而不是位与&

cleveland2002 · 发表于 2012-4-25 10:58:34

本帖最后由 cleveland2002 于 2012-4-25 10:59 编辑

不错，学习学习。

zixuan1982 · 发表于 2012-4-25 11:24:14

真是一个很好的思路，学习了

atlandis · 发表于 2012-4-25 12:08:26

回复 2# zongkai2003

tmp = signal1 * 102;
signal2 = tmp>>2 + &tmp[1:0]

请问我在verilog里面写一行乘法代码16bit*16bit ，要几个周期才能得到结果呢？

yuhenmang · 发表于 2012-4-25 14:10:45

不明白后面的&tmp[1:0]
怎么理解。

atlandis · 发表于 2012-4-25 14:56:39

回复 9# yuhenmang

按位取&，我个人觉得是位或|

[原创] 请教该表达式的verilog实现（已解决）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2