数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31073|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 172 173 174 175176177 178 179 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 新手请教FPGA端SRIO的自环测试 - [已解决] ...2	hqlingo 2016-11-22	1712296	xiaochang1 2020-2-12 16:12
[求助] vivado2017.4 fft 计算结果是不是有问题？	2319981848 2020-2-11	01848	2319981848 2020-2-11 21:38
[求助] VCS启动异常，求大家帮助	xiaocheng12345 2019-7-16	32012	thjan65 2020-2-10 20:07
如何对SRAM 生成.lib文件？	algerfirst 2009-4-12	97685	nokia70 2020-2-10 14:26
[求助] stratix V收发器low latency PHY IP core使用请教	孤狼追梦 2020-2-8	01711	孤狼追梦 2020-2-8 10:55
[讨论] FPGA 中ISERDES和OSERDES原语的使用	lalala. 2020-2-5	33888	JJga 2020-2-8 09:22
[资料] 有没有哪位大佬有关于sram设计的相关资料。	swhisper1314 2017-12-14	12146	ldd1234 2020-2-7 18:24
[求助] FPGA板级调试	0Brian0 2020-1-15	32767	fascinate_lyd98 2020-2-7 10:13
[求助] 加了ila抓信号之后功能正常，不加会有问题	hanjian518 2019-11-15	73145	fascinate_lyd98 2020-2-7 10:10
[求助] 在signal rap logic analyzer中怎么设置两个采样时钟	0Brian0 2020-1-7	22136	fascinate_lyd98 2020-2-7 10:08
[求助] AD9517-3给ADs42lb供时钟采样问题	mirroe 2020-1-20	11659	fascinate_lyd98 2020-2-7 10:00
[求助] 预算1-2万，如何选购合适的FPGA? ...2	houzhengyi 2019-11-28	154347	fascinate_lyd98 2020-2-7 09:59
[求助] fsdb波形中，无法dump generate例化的模块？？ ...2	zhucetailaji 2013-5-2	159485	Amaple 2020-2-6 21:38
palladium	palladium 2003-9-29	44981	andy2000a 2020-2-5 11:18
[求助] synopsys design compiler 综合时特定的输入pin保持悬空	lsqswl 2012-8-6	93552	Marvin.Liang 2020-2-5 07:53
[求助] xilinx vivado HLS ...2	as0920 2015-11-4	105644	C_handle_R 2020-2-4 13:57
[求助] 用dc做bottom-up综合，如何得到最后的svf	lichunjie 2011-7-16	76526	iNostory 2020-2-3 10:50
[求助] vcs仿真三段式状态机遇到的问题 ...2	tangchongyue 2020-1-7	115359	wanghl_beijing 2020-1-30 15:19
[求助] verilog和sv仿真时的问题	viviy 2020-1-5	32256	janlesion 2020-1-28 22:51
[求助] 哪位朋友有dw_ram_2r_w_s_dff这个IP的时序图？	fourwave 2020-1-28	32226	fourwave 2020-1-28 14:28
[求助] 有没有对ise的planahead和XPS熟悉的？有偿求助	american007 2020-1-27	01413	american007 2020-1-27 23:59
有牛人做过7816接口开发吗 ...2 3	forlorm 2009-4-15	2810643	kk2009 2020-1-25 02:36
[转帖]EDA vendors reveal plans for SystemVerilog	一声叹息 2004-8-26	98004	buildgates 2020-1-23 16:01
[求助] multiboot从multiboot image启动	wrl201 2014-11-25	23696	raojp 2020-1-22 16:23
[求助] 请教大家一个异步复位的问题 ...2	jacky.sun 2011-5-13	136545	ID2007 2020-1-20 16:49
我看FPGA现在难以取代FPGA+DSP的架构，这段时间的思索总结 ...2 3 4	zhj1985 2009-3-20	3916872	YK168 2020-1-20 10:14
[求助] 请教各位，我用synplify做综合，想加入自己的库文件，应该如何操作？	fourwave 2016-6-4	42620	fourwave 2020-1-19 14:44
[求助] zynq uart中断问题	qlengyu 2020-1-18	02044	qlengyu 2020-1-18 15:29
[求助] Alter FPAG中scalerII核使用	zhaoyang_yt 2015-9-23	22489	dryhq 2020-1-17 23:45
[原创] 今天面试把我问住了，大家给我个通用的答案吧，我觉得这块是短板。 ...2	qiurijian 2017-9-19	179459	ll_ago 2020-1-17 10:59
[求助] modelsim宏展开行为与vcs不同	VincentMa 2020-1-15	11974	A1985 2020-1-15 15:42
[求助] 我现在想把fpga程序固化到vc709开发板的BPIflash上	sarlaga 2020-1-15	02360	sarlaga 2020-1-15 14:41
[求助] 请问哪里有设计文档模板	zhangeth 2020-1-15	02893	zhangeth 2020-1-15 10:56
[求助] set_max_area使用问题	zhang113 2020-1-14	12024	jasper0608 2020-1-15 09:06
[求助] Generate实例化模块时如何传递不同参数？	harry_hust 2018-4-4	43230	tienluanct 2020-1-12 20:03

1 ... 172 173 174 175176177 178 179 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31073|排名: 13

快速发帖

浏览过的版块

站长推荐 /1