EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31124|排名: 16

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 172 173 174 175176177 178 179 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] TCP/UDP硬化协议栈实现	haiyi198712 2018-4-10	62893	haiyi198712 2020-3-7 14:36
[求助] 请教下IIC，PCI，PCIe三种总线结构的区别	dlutcheng 2012-7-30	66903	轩辕紫冀 2020-3-7 12:57
[讨论] 请大家一起来分析一下这个Verilog轮转优先级仲裁器的代码	WEJackia 2013-4-6	813102	vsop 2020-3-7 10:59
fsdb文件应该用什么软件看呢？ ...2	zixin1hao 2007-1-12	1513127	andy2000a 2020-3-6 14:19
[解决] 关于synopsys的scl 11.4在ubuntu10.04中的安装问题 ...2	daileyu 2013-6-3	148270	Traviss 2020-3-6 13:14
[求助] Netlist无法show path Schematic	kangsongsong 2020-3-6	01629	kangsongsong 2020-3-6 10:16
[原创] xilinx的XPS里的ucf约束文件怎么写？	american007 2020-3-2	22451	american007 2020-3-5 01:04
[求助] 请问怎么在DC下例化并综合IP核	阎发发是学霸 2013-3-31	63821	tvman2015 2020-3-4 18:33
[求助] DC 综合时，不想调用Design Ware中的IP？	giniflying 2013-9-9	33360	tvman2015 2020-3-4 17:45
[求助] dve dump波形问题	736605028 2020-3-4	12486	736605028 2020-3-4 14:01
[求助] synopsys_dc.setup文件 ...2	ysxiliu 2012-12-7	137661	smh 2020-3-4 13:53
[求助] 待综合模块输入时钟为外部产生的两分频时钟	1252005989 2020-3-3	21959	1252005989 2020-3-4 08:23
[求助] 菜鸟求助！【questasim/modelsim】波形窗口打开是灰色的	小猪不雷人 2020-2-27	23314	小猪不雷人 2020-3-3 21:48
[求助] eetop有usb2這文件嗎?	andy2000a 2018-3-23	22095	WDWEET 2020-3-3 18:40
[求助] 模块例化的问题	IC.Michael 2020-2-29	43895	IC.Michael 2020-3-2 14:28
[求助] 求Mentor Pyxis新版本（10.5以上）和AMS（15.1以上），谢谢	ksg12 2016-12-7	43150	babydog0 2020-3-2 13:30
[原创] synplify做综合	184255 2019-2-21	55355	linzhang 2020-3-2 10:01
[求助] FIB求助	sdx0205 2016-9-20	12230	sdx0205 2020-3-2 09:13
[求助] ubuntu18.04 VCS安装 lmgrd相关问题	736605028 2020-2-29	11927	子幽墨雨 2020-3-2 01:54
[求助] ubuntu18.04 VCS安装 lmgrd相关问题	736605028 2020-2-29	22280	736605028 2020-2-29 19:08
[求助] 如何将采集NI1433采集卡采集到电脑的数据传输给FPGA	阳光夏向日葵 2020-2-28	01854	阳光夏向日葵 2020-2-28 13:58
[求助] synplify 201503报错信息（难道不支持v和vhd，不可思议呀） ...2	hfyfpga 2015-6-20	126566	sino_crane 2020-2-28 10:30
[求助] VCS编译加密文件.vp和.v.e问题	yue6688 2020-2-28	25541	yue6688 2020-2-28 09:48
[求助] 添加sdf后，进行后仿遇到warning与error，求助！！！	隔壁小吴 2020-2-27	21666	imepantao 2020-2-27 22:10
[求助] altera 的fpga做pcie的问题，急！！！	weidem 2018-9-15	44214	浪海 2020-2-27 15:45
[资料] Digital Signal Processing A Practitioners Approach ...2	zxopenwgb 2016-9-18	184805	ricvadim 2020-2-27 09:40
[求助] i2c验证问题	wq2020wdm 2019-5-20	95290	zxyglx 2020-2-26 17:29
[求助] LVDS ...2	AYEA 2017-8-25	118302	1159561475 2020-2-25 12:56
[求助] systemverilog 中如何调用系统时间，不是仿真时间 - [已解决]	xiongzhh 2016-3-16	97239	syjuang@123 2020-2-25 09:10
[原创] 【xilinx DDR3 初探3】黑金A7101 DDR3例程中数据和地址对齐问题测试	南竹轩 2020-2-24	23717	南竹轩 2020-2-24 21:40
[原创] 【xilinx DDR3 初探1】用户接口刷新问题	南竹轩 2020-2-24	03151	南竹轩 2020-2-24 15:40
[求助] StarRC抽取SPF文件的问题	Veriart 2014-9-6	76861	tvman2015 2020-2-24 15:33
[求助] 带AXI4接口的MIG如何进行DDR的读写	fuxiaolicaicai 2019-4-24	84372	smh 2020-2-24 11:06
[求助] Spyglass CDC	勇敢的小牛 2019-8-24	32692	smh 2020-2-24 10:58
[资料] linux（ubuntu）安装 GCC 和 G++ C++ 开发环境	dreamer180 2019-9-18	11730	smh 2020-2-24 10:55

1 ... 172 173 174 175176177 178 179 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31124|排名: 16

快速发帖

浏览过的版块

站长推荐 /1